Устройство для управления вентильным преобразователем со слежением

/48, 1986. ЛЯ УПРАВЛЕН БРАЗОВАТЕЛЕМ ится к преобразоваю изобретения явля- ласти применения, яющее интегральное ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ ИЗО АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Отдел энергетичесАН МССР(54) УСТРОИСТВО ДВЕНТИЛЬНЫМ ПРЕОСЛЕЖЕНИЕМ(57) Изобретение отнотельной технике, Цельется расширение обУстройство, осуществл 1607061 А слежение за кривой выходного напряжения, включает в свой состав нормированный усилитель 1, сумматор 2, генераторы тактовых импульсов 3 и управляющего сигнала 4, делитель частоты 5, логический инвертор 6, двухпозиционный ключ 7 и основной интегратор системы 8. Выход интегратора 8 присоединен ко входам пороговых узлов 11 и 12, подключенных к входам счетного триггера. Выход триггера 13 связан с основным входом логического распределителя управляющих импульсов 14, Включение в состав устройства дополнительных каналов, количество которых на единицу меньше максимального числа однополярных уровней кривой формируемого напряжения, позволяет реализовать принцип слежения в широкорегулируемых преобразователях с многоуровневыми формами выходного напряжения, характеризующихся улучшенным гармоническим составом выходных сигналов. 1 з.п. ф-лы, 6 ил.10 15 20 25 30 35 40 45 50 55 Изобретение относится к электротехнике и может быть использовано для управления полупроводниковыми преобразователями со слежением за кривой выходного напряжения.Целью изобретения является расширение области использования за счет применения для управления преобразователями с многоуровневым выходным напряжением, формируемым из импульсов неодинаковых амплитуд, количество которых равно и.На фиг. 1 изображена функциональная схема устройства, (для приведенного варианта схемы п=З т.е. на выходе преобразователя может формироваться трехуровневое напряжение с амплитудами выходных импульсов А 1, А 2, Аз; на фиг. 2 - силовая схема преобразователя; на фиг. 3, 4, 5, 6 - диаграммы напряжений,Выходное напряжение преобразователя О,ы через усилитель 1 с нормированным коэффициентом передачи, обеспечивающим согласование по уровню выходного сигнала преобразователя с напряжением системы управления, поступает на плюсовой вход сумматора 2. Генератор 3 тактовых импульсов, частота следования которых определяет выходную частоту преобразователя, связан с цифровым генератором 4 управляющего сигнала и с делителем 5 частоты, Выходной сигнал генератора 4 поступает на минусовой вход сумматора, выход которого через логический инвертор 6 и двухпозиционный ключ 7 связан с интегратором 8, накопительный элемент (конденсатор) 9 которого зашунтирован управляемым ключом 10. Выход интегратора 8 присоединен к входам пороговых узлов 11 и 12, подключенных выходами к соответствующим входам счетного триггера 13 с раздельной установкой. Прямой выход триггера 13 связан с первым входом логического распределителя 14 управляющих импульсов, Второй вход распределителя 14 соединен с выходом старшего разряда двухразрядного регистра 15, выход младшего разряда которого связан с управляющей цепью ключа 7. Один выход делителя 5 частоты подсоединен к управляющей цепи ключа 10, другой выход делителя 5 связан с входом регистра,В состав устройства входят также два идентичных канала, каждый из которых состоит из двух цепей. Каналы, содержат, в частности, по источнику 16 и 17 опорного напряжения, связанные соответственно с минусовыми входами сумматоров 18 и 19 и входами компараторов 20 и 21. Выходы суммвторов 18 и 19 через ключи 22 и 23 связаны с входами пик-детекторов 24 и 25. Выходы компараторов 20 и 21 через дифференцйрующие цепочки 26 и 27 подключены к входам элементов И 28 и 29, на другие входы которых поступает сигнал с прямого выхода триггера 13. Выходы элементов 28 и 29 присоединены к Я-входам ВЯ-триггеров 30 и 31,выходы которых связаны с управляющими цепями ключей 22 и 23. Выходы пик-детекторов 24 и 25 подключены к сумматорам 32 и 33, другие входы которых связаны с источниками 16 и 17, а выходы которых через ключи 34 и 35 подсоединены к входам компараторов 36 и 37. Вторые входы компараторов 20, 21, 36 и 37 связаны с выходом генератора 4 управляющего сигнала, Выходы компараторов 36 и 37 подключены к соответствующим входам распределителя 14 управляющих импульсов, Выходы компараторов 20 и 21 связаны с управляющими цепями ключей 34 и 35. В-входы триггеров 30 и 31 подключены к инверсному выходу триггера 13, Выходы дифференцирующих цепочек 26 и 27 присоединены к управляющим цепям ключей 38 и 39, шунтирующих зарядные элементы (конденсаторы) 40 и 41 пикдетекторов 24 и 25,Одной из наиболее распространенных разновидностей силовых схем преобразователей с многоуровневым выходным напряжением является структура с силовым секционированным на вторичной стороне трансформатором, упрощенный вариант которой применительно к данному случаю формирования трехуровневого выходного напряжения приведен на фиг. 2. В инверторном блоке на первичной стороне трансформатора, нагрузкой которого служит первичная обмотка И/ осуществляется попеременное переключение накрест расположенных вентилей (Т 1-Тз и Т 2-Т 4 - все вентили преобразователя считаются полностью управляемыми), в результате чего схемой первичной стороны попеременно генерируются одноуровневые, импульсы обеих полярностей, Формирование многоуровневого трехуровневого) выходного напряжения Овых осуществляется при помощи соответствующих попеременнъх, осуществляемых синхронно с работой вентилей Т 1-Т 4 переключений вентилей Ть-Т 1 о, подсоединенных к соответствующим отводам секционированной вторичной обмотки Ю трансформатора. При этом наибольшая амплитуда (уровень) импульсов на нагрузке Аз наблюдается при включении вентилей Тя и Тю, импульсы с амплитудой А 2 формируются при включении Тт и Тв, импульсы с наименьшей амплитудой А при включении Тв и ТБ.На фиг, 3 изображены временные диаграммы, иллюстрирующие принцип работы5 10 20 устройства при постоянной выходной частоте преобразователя. Здесь и далее сигналы на выходах узлов устройства управления обозначены индексами, соответствующими их цифровым обозначениям на фиг, 1, Работа устройства в этом режиме осуществляется следующим образом, Генератор 3 тактовых импульсов вырабатывает короткие импульсы, частота следования которых кратна частоте выходного напряжения инвертора(значительно превышая частоту выходного напряжения). Сигналы генератора 3 поступают на вход цифрового генератора 4, формирующего на каждом полупериоде многоступенчатое однополярное напряжение близкой к синусоидальной формы, гладкая составляющая которого обозначена как 04 и определяют его выходную частоту, Период следования сигнала 04 совпадает с периодом полуволны выходного напряжения инвертора. Амплитуда сигнала 04, определяющая величину выходного напряжения инвертора, регулируется при этом аналоговым сигналом автономного канала, обозначенного на фиг, 1 как Овых.Точность аппроксимации синусоиды цифрового генератора 4 в первую очередь определяется числом уровней квантования во времени, частота следования тактовых импульсов генератора 3, задающего шаг квантования, поэтому значительно превышает выходную частоту преобразователя, Делитель 5 частоты, подключенный к выходу генератора 3, уменьшает эту частоту до значения, равного удвоенной выходной ча,стоте инвертора (сигнал, снимаемый с первого выхода делителя 5 и поступающий на управляющую цепь ключа 10), и до частоты, равной учетверенной выходной частоте импульсы, снимаемые с второго выхода делителя 5 и поступающие на вход двухразрядного регистра 15).Кривые, построенные на фиг, За, поясняют процесс работы устройства при пониженных значениях величины сигнала 04 генератора 4 и соответственно величины выходного напряжения преобразователя, , Выходное напряжение преобразователя Овых формируется из импульсов одинаковой (наименьшей) амплитуды А 1, Упомянутый близкий к синусоидальному сигнал 04 генератора 4 поступает на минусовой вход сумматора 2, в котором вычитается из значения сигнала, пропорционального мгновенному значению выходного напряжения преобразователя Овых Выходное напряжение сумматора 2 поступает через двухпозиционный ключ 7 (или через ключ 7 и логический ин вер 25 30 35 40 45 50 55 тор 6) на вход интегратора 8 с накопительным элементом 9, определяя тем самым скорость изменения выходного напряжения 08 интегратора 8. Сигнал Ов поступает на входы пороговых узлов 11 и 12, значения пороговых напряжений которых обозначены как Опор 11 и Опор 12. В моменты равенства напряжения Ов амплитудам Опор 11 и Опор 12 на выходах пороговых узлов попеременно вырабатываются командные сигналы, которые периодически изменяют состояние счетного триггера 13, связанного с входом логического распределителя 14 управляющих импульсов. Моменты переключения триггера 13 определяют момент формирования фронтов импульсов однополярного выходного напряжения преобразователя Овх. Форма положительной полуводны Овых при этом на всем диапазоне регулирования совпадает с формой сигнала на выходе триггера 13.Импульсы, поступающие с второго выхода делителя 5 частоты на двухразрядный регистр 15, периодически четыре раза за период выходной частоты изменяют его состояние, которое, выраженное в цифровой форме, обозначено на фиг. 3 как 015. Сигнал с выхода младшего разряда регистра 15 определяет состояние ключа 7, при нулевом значении упомянутого сигнала через ключ 7 осуществляется непосредственное подключение выхода сумматора 2 к интегратору 8, а при единичном значении сигнала ключ 7 перебрасывается в другое положение, и выход сумматора 2 оказывается присоединенным к интегратору 8 через логический инвертор 6, меняющий на второй половине каждого полупериода полярность выходного сигнала сумматора 2 на противоположную. Кроме того, импульсы с первого выхода делителя 5 частоты в начале и в конце каждого полупериода вызывают кратковременное замыкание ключа 10, шунтирующего накопительный элемент 9 основного интегратора 8 устройства. О и и с а н н ый ал го ритм управления ключами 7 и 10 позволяет добиться повышенной степени симметрии выходного напряжения преобразователя, благодаря чему в спектре выходного напряжения на всем диапазоне регулирования практически полностью отсутствуют четные и комбинационные гармонические составляющие.Увеличение амплитуды управляющего сигнала 04 сопровождается последовательным увеличением длительностей импульсов кривой выходного напряжения и соответственно уменьшением продолжительностей пауз между выходными импульсами. После превышения амплитудой сигнала 04 величи 1607061ны напряжения 016 первого источника 16 опорного напряжения формирование центральной части полуволны выходного напряжения производится, как показано на фиг, Зб, из импульсов с большей амплитудой (с амплитудой А 2) Диапазон формирования выходных импульсов с амплитудой А 2 соответствует интервалу 11 - 11, на котором выполняется условие 04016,При дальнейшем увеличении сигнала 04 на интервале 12 - 12, на котором 04017 (017 - напряжение второго источника 17 опорного напряжения) в полуволне выходной кривой осуществляется формирование выходных импульсов с амплитудой Аз (фиг. Зв), Импульсы с амплитудой А 2 формируются на участках 11-12, 12 - 11, на которых01604017 формирование импульсов с минимальной амплитудой А 1 производится у границ полупериода, когда 04016.На фиг, 4 приведены временные диаграммы, иллюстрирующие процесс функционирования системы при связанном регулировании частоты и величины сигнала управления 04 и соответственно величины выходного напряжения преобразователя с трехуровневым выходным напряжением. Увеличение выходной частоты сопровождается при этом последовательным уменьшением количества импульсов полуволне выходной кривой и увеличением их амплитуд, что благоприятно сказывается на спектральном составе формируемого выходного напряжения и на режимах работы силового оборудования преобразователя, в первую очередь - вентилей силовой схемы и силового секционированного трансформатора, рабочая частота которого при описанном алгоритме функционирования близка к постоянному значению.Остановимся подробнее на рассмотрении работы логической части системы управления, включающей элементы и узлы 16 - 41. В диапазоне пониженной величины выходного напряжения преобразователя при 04016 017 эти блоки не оказывают влияния на алгоритм работы устройства.При повышении амплитуды сигнала 04 после того, как сравняются амплитуды сигналов 04 и 016 блока 16, на выходе компаратора 20 при 04016 формируется единичный сигнал, замыкающий с запаздыванием в несколько микросекунд ключ 34 (этот режим работы схемы поясняется временными диаграммами, представленными на фиг. 5). Одновременно в момент срабатывания компаратора 20 короткий импульс с выхода дифференцирующей цепочки 26 поступает на один из входов элемента И 28, на другой вход которого поступает сигнал с прямоговыхода триггера 13. При единичном состоянии триггера 13 (чему соответствует режим работы преобразователя, отображенный на фиг, 5) сигнал с выхода элемента 28 поступает на Я-вход триггера 30 и вызывает его срабатывание(сигнал Озо на фиг. 5), что приводит к замыканию ключа 22 на период вре- МЕНИ 11-12. В течение этого промежутка времени сигнал с выхода сумматора 18, равный разности текущего значения синусоиды 04 и напряжения 016 поступает на вход пик-детектора 24, фиксирующего максимальное значение указанного разностного сигнала, достигаемое к моменту 12. Возвращение триггера 30 в исходное состояние производится сигналом с инверсного выхода тригге 10 15 ра 13. Напряжение 024 суммируется всумматоре 32 с сигналом 016, суммарный 20 сигнал Оз 2 через замкнутый ключ 34 поступает на вход компаратора 36, в котором сопоставляется с управляющей синусоидой 04, Выходной сигнал Озб компаратора 36 приходит на третий вход распределителя 14 управляющих импульсов. На второй половине полупериодов при 04=016 происходит обратное срабатывание компаратора 20,импульс с выхода дифференцирующей цепочки 26 осуществляет кратковременное замыкание ключа 38, шунтирующего заряд 30 ный элемент (конденсатор) 40 пик-детектора 24, после чего схема возвращается в исходное состояние. В режимах работы преобразователя, когда в момент первого на полупериоде срабатывания компаратора 20 на прямом выходе триггера 13 формируется нулевой сигнал, срабатывания триггера 30 не происходит, переключение компаратора 36 наблюдается в этом случае в моменты 40 равенства сигналов 04 и 016 Аналогичным образом осуществляется работа второго логического канала управления, включающего источник 17 сумматоры 19 и 33, компараторы 21 и 37, триггер 31,45 дифференцирующую цепочку 27, элементИ 29, пик-детектор 25 и ключи 23 и 35. Выходйой логический сигнал этого канала формируется в режимах, когда 04017 на выходекомпаратора 37 и поступает на четвертый50 вход логического распределителя 14 управляющих импульсов.Логические уравнения, описывающиекомбинационное устройство распределителя 14, вырабатывающего управляющие им 55 пульсц на полностью управляемые вентилиТ 1-Т 10 силовой схемы имеют следующийвид;Ит 1 = 01 з 015+ 01 з 015 = 015,ЮТ 2 = 013015+ 013015 = 015, 1607061Формула изобретения 1. Устройство для управления вентильным преобразователем со слежением, содержащее генератор тактовых импульсов, связанный с входами делителя частоты, с 55 ууТ 3 = 013015+ 013015,ЮТ 4 013015 + 013015ЮТ 5 = 013015036037,О/Т 6 = 0130150 з 60 з 7,ЮТ 7 = 013015036037,Йlтв = 013015036037,Йlтд = 013015036037,И/т 1 о = О 130 15036037.10Амплитуды сигналов 016 и 017 источни. ков 16 и 17 выбираются исходя из требований к спектральному составу выходного напряжения преобразователя, к диапазону регулирования преобразователя по час тате и величине напряжения, эти параметры зависят также от соотношений амплитуд выходных импульсов. Для рассмотренного варианта равномерного квантования Ох по уровню, когда 20 А 1;А 2:Аз=1:2:3 выбор 016 и 017 наиболее целесообразно осуществлять в соответствии с1, 2выраженйями: 016 = - 04 П; 017 = З 04 п где 04 п, - максимальная амплитуда сигнала 25 04.С целью получения на всем диапазоне регулирования примерно одинаковых длительностей выходных импульсов в качестве генератора управляющего сигнала 04 в системе может быть использован генератор симметричного треугольного напряжения. Функционирование устройства управления для этого варианта поясняется временными диаграммами, представленными на фиг, 6,Таким образом, добавление в схему известного устройства небольшого числа простейших узлов, легко реализуемых на элементах интегральной технологии, позволяет заметно расширить область примене О ния систем управления с интегральным слежением за кривой выходного напряжения за счет использования для управления преобразователями с многоуровневым выходным напряжением, обеспечивая улуч шенный гармонический состав выходных сигналов в процессе плавного глубокого регулирования величины и частоты выходного напряжения таких преобразователей при близком к постоянной величине значении рабочей частоты силового секционированного трансформатора. выходами К 1. и К 2, причем Гк 1 =2 1 вых,ин, к 2 = 4 твых,ин где 1 ых.ин. - выходная частота инвертора, и генератора управляющего сигнала, выход которого подключен к минусовому входу сумматора, плюсовой вход которого связан с выходом нормированного усилителя, предназначенного для соединения с выходом преобразователя, выход сумматора через первую клемму двухпозиционного ключа, а также через логический инвертор и вторую клеммудвухпозиционного ключа связан с интегратором, накопительный элемент которого шунтирован ключом, управляющая цепь двухпозиционного ключа соединена с выходом К 1 делителя частоты, выход К 2 которого присоединен к входу двухразрядного регистра, выход младшего разряда регистра соединен с управляющей цепью двухпозиционного ключа, а выход старшего разряда - с первым входом логического распределителя управляющих импульсов, второй вход которого подключен к прямому выходу счетного триггера, два входа счетного триггера связаны с выходами пороговых узлов, входы которых связаны с выходом интегратора, о т л и ч а ющ е е с я тем, что, с целью расширения области использования за счет применения для управления преобразователями с и уровневым выходным напряжением, включающими в свой состав силовой секционированный на вторичной стороне трансформатор, первичная обмотка которого включена в цепь нагрузки однофазной мостовой инверторной схемы, а к и+1 отводом секционированной вторичной обмотки трансформатора подсоединены соответственно нагрузка и и пар встречно-параллельно включенных вентилей, логический распределитель управляющих вентилей выполняется и+1 входовым, а устройство снабжено идополнительными каналами, каждый из каналов состоит из двух цепей, первая из которых содержит последовательно соединенные источник опорного напряжения, подключенный к минусовому входу первого дополнительного сумматора, выход которого через первый дополнительный ключ связан с входом пик-детектора, выход которого присоединен к первому входу второго дополнительного сумматора, второй вход этого сумматора связан с выходом источника опорного напряжения, выход второго сумматора - через второй дополнительный ключ соединен с первым входом первого компаратора, выход которого подключен к соответствующему дополнительному входу распределителя управляющих импульсов, вторая цепь каждого из допол1607061 12 Ютз = ОтОр+ ОтОр Ют = ОтОр+ ОтОр,15 О нительных каналов включает в свой состав второй компаратор, первый вход которого связан с соответствующим источником опорного напряжения, выход каждого из вторых компараторов связан с управляющей цепью соответствующего второго дополнительного ключа и через дифференцирующую цепочку с первым входом соответствующего элемента И, второй вход каждого из которых соединен с прямым выходом счетного триггера, выход каждого элемента И подключен к 3-входу соответствующего ВЯ- триггера, Й-выходы которых связаны с инверсным выходом счетного триггера, выходы ВЯ-триггеров присоединены к управляющим цепям первых дополнительных ключей, вторые входы всех компараторов, а также плюсовые входы первых дополнительных сумматоров связаны с выходом генератора управляющего сигнала, а выходы дифференцирующих цепочек подсоединены к управляющим цепям ключей, шунтирующих накопительный элемент пик-детекторов соответствующих каналов, при этом логические функции, реализуемые распределителем управляющих импульсов и поступающие в форме управляющих сигналов на вентили Т 1-Т 4 первичной и Т 1-Т 2 П вторич 1ной стороны преобразователя, записывают. ся вследующем виде:ЭIТ 1 = Ор, Мт 2 = Ор 5ММ 1 = ОтОрОК 1 ОК 2 ОК ( и - 1 ) Ю 62 = О.ОрОк 1 Ок 2 Ок(. -1),10 МIТ 3 = ОтОрОК 1 ОК 2 ОК ( и - 1) М, = О ОрОк 1 Ок 2 Ок (. -1),М 2 п - 1 = ОтОрОК 1 ОК 2 ОК (т - 1 ) 20 М 2= ОтОрОК 1 ОК 2" ОК(п - 1) где Ор, От 1 Ок 1 - Ок (и - 1) - выходные сигналы старшего разряда регистра, счетного триггера и первых компараторов соответствующих дополнительных управляющих каналов,Ф 2, Устройство по и, 1, о т л и ч а ю щ е ес я тем, что в качестве генератора управля. ющего сигнала использован генератор треугольного напряжения, 16070 б 1