Устройство для определения времени проведения технического обслуживания системы

,Я 1) 0 07 С 3/О ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕГЕНИЯМ И ОТНРЫТИРИ ГКНТ СССР ОПИСАН ЕТЕНИ ЕЛЬСТВ АВТОРСКОМУ С 1 Я 24-24.90. Бюп. В 22ерентьев78 (088. 8 )ское свидетельство СССкл, С 07 С 3/08, 198ЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯОВЕДЕНИЯ ТЕХНИЧЕСКОГОИЯ СИСТЕИЫ(57) Изобр и автомати ния производможет быть ации управлроцессами твенными спользов авт омат изинической экс ю в система управления т рованногоплуатациейсов. Целью ных компле я вля ется п о радиоэлектр изобретения Фиг.(21 ) 43417 (22) 11.12 (46 ) 15,06 (72) Н.В,Т (53) 621.1 (56 ) Автор Ф 1256062, (54) УСТРО ВРЕИЕНИ ПРОБСЛУБИЗАН ние относится к контрол 2вышение точности определения времени проведения технического обслуживания системы путем учета информации о состоянии системы в момент времени, предшествующий техническому обслуживанию. Устройство содержит датчик 1 времени, первый и второй блоки 2 и 3 регистров, первый, второй и третий коммутаторы 4, 5 и 6, первый второй и третий регистры 7,8 и 9, первый, второй, третий и четвертый сумматоры 10, 11, 12 и 13, блок 14 деления, первый и второй блоки 15 и 16 умножения, первый, вт ор ой и третий счетчики 1 7, 18 и 19, элемент И 20, первый, второй и третий дешифраторы 21, 22 и 23, элемент ИЛИ 24, блок 25 памяти, блок 26 вычислений, блок 27 управления и регистратор 28. 2 з.п. ф-лы, 3 ил.1571633 40 зом: С +0,5(ы,+ы,) С у д С+С (К) при 1 (Ы;71. С+0,5(И.,+ы ) Сб О +С т,(К)+С при3 Ы,Изобретение относится,к техникеконтроля и автоматизации управленияпроизводственными процессами и преимущественно может быть использованов системах автоматизированного управления технической эксплуатацией радиоэлектронных комплексов, а такжев научньи исследованиях.Целью изобретения является повыше ние точности определения времени, системы путем учета информации о состоянии системы в момент времени,предшествующий техническому обслужи, ванию,Уменьшение погрешности определения времени проведения техническогообслуживания возможно при переходек модели технического обслуживаниясложных систем по фактическому техническому состоянию. При этом в ка честве параметра, характеризующегосостояние системы, выбирается параметр потока отказов, область его возможных состояний разбивается на Иуровней и в дискретные моменты вре 1в", =,-Х, Р"(Т)=0,8(С) " математическое ожиданиезатрат при нахождениисистемы в момент времени 35С в состояниии прииспользовании оптимальной стратегииТО дляпериодов времени от +1до Т;Р - вероятность переходак11системы из состояния где Ч - предельно допустимое значение параметра потока отказов;Д С - период контроля.На фиг.1 изображена функциональная схема устройства; на фиг.2 -блок вычислений; на фиг.3 - блок управления .Устройство содержит эадатчпк 1времени, первый 2, второй 3 блоки мени с=1,2 Т, гпе Т - время окончания эксплуатаций системы, определяется состоянием системы как уровень параметра потока отказов и где 1=0,1М, и принимается решение о проведении одного из К возможных видов технического обслуживания, где К=0,1,ККаждый вид технического обслуживания характеризуется затратами на его проведение С (К). Кроме того, затраты на техническую эксплуатацию характеризуются затратами на контроль состояния системы С , затратами на восе Установление отказов С и дополнительными затратами, связанными с невыполнением системой требований по надежности С р Для определения оптимального по критерию минимума затрат времени проведения технического обслуживания необходимо решить функциональное уравнение динамического программирования для марковского процесса управления системой1 1 в состояние 1 при применении К го вида то% затраты за один период контроля при переходе системы иэ состояния в 1 при применении К-го вида ТО, которые определяются следующим обрарегистров, первый 4, второй 5 итретий 6 коммутаторы, первый 7,второй 8 и третий 9 регистры, первый 10, второй 11, третий 12 и четвертый 13 сумматоры, блок 14 деления, первый 15 и второй 16 блоки умножения, первый 17, второй 18 и третий 19 счетчики, элемент И 20, первый 21, второй 22 и третий 23 дешифрат оры, элемент ИЛИ 24, блок 25 па5 15мяти, блок 26 вычислений, блок 27управления и регистратор 28,Блок 26 вычислений состоит изпервого элемента И 29, первого блока30 умножения, первого накапливающегосумматора 31, второго элемента И 32,сумматора 33, третьего 34 и четвертого 35 элементов И, второго накапливающего сумматора 36, второго блока37 умножения, элемента ИЛИ 38, первого регистра 39, пятого элементаИ 40, первого блока 41 элементов задержки, шестого элемента И 42, элемента 43 задержки, седьмого элементаИ 44, второго регистра 45, восьмогоэлемента И 46, блока 47 сравнения,третьего регистра 48, первого счетчика 49, девятого элемента И 50,второго счетчика 51, десятого элемекта И 52, первого коммутатора 53,блока 54 оперативной памяти, второгокоммутатора 55, второго блока 56элементов задержки, триггера 57, третьего и четвертого счетчиков 58-59.Блок 27 управления содержит одновибратор 60, Ю-триггер 6 1, генератор 62 тактовых импульсов, элементИ 63, первый 64, второй 65, третий66, четвертый 67 и пятый 68 делителичастоты.Устройство работает следующимобразом.До начала работы в регистры 22 вводится в двоично-десятичномкоде информация, содержащая значения параметра потока отказов для каждого из п=И+1 уровней, на которыеразбита область возможных значенийпараметра потока отказов (И М)В регистры 8, 9 и 7 вводится информация, содержащая значения соответственно средних затрат на восстановление отказа С , затрат на контроль С и дополнительных затрат, связанных с невыполнением системой требований по надежности С . В регистры3,3вводится инфоГ 6 ация, содержащая значение затрат на каждыйиз К типов технического обслуживания- С (К). В блоке 25 памяти хранитсяинформация, содержащая значения вероятностей перехода системы из состояния 1.=0,1И в состояние 3=0,1,У при каждом из К типов техническогообслуживания. При этом матрица вероятностей переходов Р , где К=О оз 11 эначает отказ от проведения технического обслуживания, определяется статистически по результатам предшествую71633 6щей эксплуатации, а элементы матрицыР , где К 1 К, определяютсяследующим образом: Р; при дК;Рпри )К. КР 10 15 20 25 30 35 40 45 50 55 В датчик 1 времени вводится значение длительности периода контроля.В начальный моментвремени счетчи" ки 17, 18 и 19 находятся в нулевом состоянии. В момент запуска блока 27 управления на его выходе 1 появляется импульс, который поступает на вход 6 блока 26 вычислений и через элемент ИЛИ 24 на вход 1 управляющей шины считывания блока 25 памяти. На вход 2 и 3 адресных шин блока 25 памяти с выходов счетчиков 17 и 19 соот-. ветственно в параллельном коде поступает адрес состояния =О и адрес вида технического обслуживания К=О, В результате из блока 25 считывается первая строка матрицы вероятностей пе-, рехода из состояния =0 в состояниепри К=О Р Р,Р). Эта информация параллельным кодом поступает на вход 7 блока 26 вычислений.Информация со счетчиков 17, 18 и 19 параллельным кодом поступает также на вход соответствующих дешифраторов. 21, 22 и 23 и при нулевом, состоянии счетчиков вызывает появле- ние сигнала на выходе 1 дешифраторов. Сигнал с выхода 1 дешифратора 21 коммутирует информацию, содержащую зна- чениеИ, из регистра 2, на выход коммутатора 4. Сигнал с выхода 1 дешифратора 22 коммутирует информацию, содержащую значение ыц из регистра 2 на выход коммутатора 4. Сигнал с выхода 1 дешифратора 22 коммутирует информацию, содержащую значение в,из регистра 2, на выход коммутаторов. Информация с выходов коммутаторов 4 и 6 поступает на входы сумматора 10, Инфор" мация с выхода сумматора 4 поступает на вход деления 14, который реализует операцию "деление на два". С выхода блока 14 информация поступает на первый вход блока 14 умножения, на второй вход которого из регистра 8 поступает информация, содержащая значение С . С выхода блока 15 умножения информация поступает на первый вход блока 16 умножения, на второй вход которого с выхода датчика 1 времени поступает информация, содержащая значение длительности периода конт 1571633роля. С выхода блока 16 умножения информация поступает на первый вход сумматора 12, на второй вход которого из регистра 9 поступает информация, содержащая значение Ск, С в,гхода сумматора 12 информация пост пает на первый вход сумматора 11. Сигнал с выхода 1 дешифратора 23 коммутирует информацию, содержащую значение С (К) 10го при К=О из регистра 3 , на выход коммутатораа 5, которая поступает на второй вход сумматора 11, С выхода пос, леднего информация поступает на пер вый вход сумматора 13, на второй вход )5 которого при отсутствии сигнала на выходе п дешифратора 22 поступает ин формация, содержащая ноль, а при наличии сигнала на выходе и дешифратора 22 через элемент И 20 поступает 20 из регистра 7 информация, содержащая значение С, Таким образом, с выхода четвертого сумматора 13 информация, содержащая значение у =0,5(ы,+ +с 4) С 61:+С к +С то(0), поступает на 25 вход 1 блока 26 вычислений. После этого на выходе 2 блока 27 управления (шина ) появляется импульс который поступает на вход 5 блока 26 вычислений и на вход счетчика 18, пе реводя его в состояние, соответствующее двоичной единице, что вызывает появление сигнала на выходе 2 дешифратора 22, который считывает информа - цию из регистра 2 содержащую значе ние, которое через коммутатор 4 поступаетна второй вход сумматора 10 и т.д, В результате на выходе четвертого сумматора 13 появится информация, содержащая значение у, которая поступит на вход 1 блока 26 вычислений, Очередной импульс на шине 3 вызовет считывание информации из следующего по порядку регистра 2 .2 , У-й импульс на шине вызо вет считывание информации из регистра 1 и иэ регистра 7, которая через элемент И 20 поступит.на второй вход четвертого сумматора 13. В результате на выходе сумматора 13 появится ин" формация, соответствующая Разрядность счетчика 18 выбирается таким образом, что следующий импульс на пине 3 устанавливает его в нулевое состояние. Одновременно с этим импульсом появляется импульс на выходе 2 блока 27 управяення (шина К), который поступает на вход 5 блока вычислений 26 и на вход счетчика 19, устанавливая его в состояние, соответствующее двоичной единице, и через элемент ИЗП 1 24 на вход 1 управляющей шины считывания блока 25 памяти, считывая первую строку матрицы вероятностей перехода из состояния =0 в состояние 1=0,1.при К=-1(Р Ро 1 Р озч ), которая параллельным кодом поступает на вход 7 блока 26 вычисления. Переход счетчика 19 в и 11единичное состояние вызывает появление сигнала на выходе 2 дешифратора 23, который считывает информацию из регистра 3, содержащую значение С,(К=1. После этого появление импульсов 1. . .И на шине 1 вызывает поступление на вход 1 блока 26 вычислений информации, содержащей значения1 1 д 1в 7 с 1 ф 1 внгТаким образом, появление на шине К каждого следующего импульса вызывает появление на входе 7 блока 26 вычислений информации, содержащей значения Р Р Р , а затемк кпоявление на входе 1 блока вычислений информации, содержащей значения для К=0,1М.Блок 26 вычислений реализует операцию динамического программирования. В результате после того, как на его вход 1 поступит информация, содержащая строки матриц затрат при всех видах технического обслуживания (значении К) для состояния д=О, а на вход 7 - информация, содержащая строки матриц вероятностей перехода при всех видах технического обслуживания для состояния 1=0, на его выходе появляется номер текущего периода времени, отсчитанный от конца эксплуатации системы, номер текущего состояния системы 1 и соответствующее им оптимальное значение вида технического обслуживания (К), при котором затраты на техническу 1 о эксплуатацию минимальны, и значение этих затрат 8,(С), которые поступают в регистратор 28.При появлении (К+1)-го импульса на шине К счетчик 19 устанавливается в нулевое состояние. Одновременно с этим на выходе 4 блока 27 управления (шина 3.) появляется импульс, который поступает на вход 3 блока 26 вычислений и на вход счетчика 17 номера состояния, переводя его в единичное состояние, что изменяет значение адреса н сумматоре 31 записывается инфор"на входе 2 блока памяти. В этом слу- мация, содержащая значение Бнчае (К+1)-й импульс на шине К, прой к кдя через элемент ИЛИ 24, считывает г Р;1 3). Одновременно с (0+4)-миз блока 25 памяти информацию, сооимпульсом по шине 1 на вход 5 блокадержащую значение вероятностей перевычислений по инне К приходит имхода для состояния системы =1(Р,Р РПО пульс, который через элемент ИЛИ 38Р . Появление импульсов напоступает на вход 2 регистра 39 ишине, а затем и на шине К вызовет10 разрешает запись в него параллельнымпоступление на входблока нычисле- ккодом очередной строки матрицы Р,ний информации, содержащей значения ЦКЭтот же импульс поступает на входР Р , а на вход 1 блокаРблока 41 элементов задержки. Черезвычислений информации, содержащейинтервал времени, необходимый для вызначения р,В результатек15 числения и записи значения Я, в сумрешения уравнения динамического про- матор 31, на выходе 1 блока 41 появграммирования в регистратор поступит1ляется импульс, который поступает наФIзначение К 0 и Б для С=О и второй вход элемента И 32 и считываетинформацию параллельным кодом из сум"Одновременно с появлением (И 1)-го 20 матора 31 в сумматор 33.импульса на шине, который переводит На "нулевом" этапе времени котосчетчик номера состояния д 25 в нуле- рый эквивалентен времени окончания эксвое состояние, появляется импульс плуатации системы, триггер 57 и счетчикна выходе 5 блока 27 УпРавлениЯ (ши периодов времени находятся в нулевом состоянииС выхода счетчикана с) который поступает на вход 2 25 левом состоянии С выхблока вычисления и процесс вычислений 59 информация с номера эинформация с номера этапа эксплуащем периоде времени. После вычисле-, лений Сигнал с выхо ания К и. Я для всех =0 1ТОтх "-01Т прещает выдачу информации из.накаплипроцесс оканчивается. В результате 30 вающего сумматора 36 и ни на второй входпо данным, хранящимся н регистраторе сумматора 33 посту ат фпоступат информация,определяется для каждого времени конт- соответствующая нулю,Р лЯ и возможного состоЯниЯ системы . Пл этооосле этого на выходе 2 блока 441необходимо (при КО) или нет (припоявляется задержанный импульс, котоК= О) техническое обслуживание.1рый устанавлинает сумматор 3 в нулеБлок 26 вычислений работает сле- вое состояние и поступает на первыедующим образом. входы элементов И 42 и 46, считываяКИнформация, содержащая значение информацию из сумматора 33 и регистР; , поступает параллельным кодом на ра 45, который находился в перноиавход 1 регистра 39. На вход 6 блока 40 чальный момент в нулевом состоянии,вычислений при запуске блока 27 уп- Информация с выходов обоих регистровравления или на вход 5 при дальней- параллельным кодом поступает на входышей работе поступают импульсы, кото- блока 47 сравнения. Если величина,рые, пройдя через элемент ИЛИ 38, поступившая на вход 2 блока 47 сравпоступают на вход 2 регистра 39 и 45 нения меньше величины, поступившейразрешают запись параллельным кодом на вход 1, на выходе блока 47 срав.информации, поступившей на первый нения появляется сигнал, который посвход этого регистра. Импульс, при- тупает на третий вход элемента И 44 ишедший по шине на гход 4 блока 26, управляющий вход регистра 48, перепоступает на вторые входы элементов 50 иисыная информацию из счетчика 49 вИ 29 и 40. Информация, содержащая этот регистр. Появившийся после этогозначения у; и Р; соответственнок к импульс на выходе 3 блока 41 поступаетчерез элемейты И 29 и 40 поступает на первый вход элемента И 44 и перена блок 30 умножения, перемножается писынает информацию из сумматора 33и поступает на вход накапливающего в регистр 45, а также поступает насумматора 31. Таким образом, в сум- вход 3 блока 47 сравнения, устанав-.маторе 31 содержится информация, со- ливая ее в исходное состояние, Послеответствующая сумме Р ц у" . Послек к этого импульс с выхода 4 блока 41прихода по шине 3(У+1)-го импульса поступает на вход счетчика 49 и при 1571633 12бавляется к его младшему разряду.,Таким образом, в регистре 45 хранитСя минимальное на данное время значекние Б;, а в регистре 48 - , соответстВующее этому значению К. После прихода (К+1)-го импульса по шине К в регистре 45 буде-. храниться минимальноеПо всем возможным К значение Б",(С),в регистре 48 - соответствующееэтой величине значение (К + 1)-й имульс, пришедший по шине К, устанавивает ее счетчик 49 в нулевое сос.ояниеОдновременно с этим импульом на вход 3 блока вычислений по шие д поступает импульс в блок 56 элементов задержки. Через время, неободимое для вычисления Б,(с), на выФоде 1 блока 56 появляется импульс,оторый, поступая на второй входлемента И 50, считывает хранящеесярегистре 48 значение К о , котороеоступает на выхоД 3 блока вычислеий. Этот же импульс, поступая наторой вход элемента И 52, считываетз регистра 45 значение Б(с), которое поступает на вход 2 коммутатора53 Счетчик 58 номера состояния находится в нулевом состоянии и информация с его выхода поступает на выходблока вычислений и на вход 2 коммутатора 55. Импульс с выхода 1 блока 56поступает на вход 3 коммутатора 53,переключает его вход 2 на выход 4,который соединен с шиной данных(вход 1) блока 54 оперативной памяти.Импульс, поступивший на вход 3 коммутатора 55, переключает его вход2 на выход, который соединен с адресной шиной (вход 3) блока 54 памяти,При наличии импульса на управляющей зоне записи (вход 4) блока 54происходит запись в ячейку с номеромсостояниязначения Б;,После того, как для всех состояний 3.=0Я будет определено Б,(1)и К на вход блока вычисления пооптшине С приходит импульс, которыйпереводит триггер 57 в единичное состояние и прибавляет единицу в младший разряд счетчика 59 периодов времени 59. Сигнал с выхода триггера 57поступает на второй вход элемента И 34,снимая запрет на прохождение,информации из сумматора 36 на второй. входсумматора 33,Коммутатор 53 при отсутствии импульса на его входе 3 находится вположении, при котором его вход 4 5 10 15 20 5 30 35 40 45 50 55 скоммутирован с выходом 1. В коммутаторе 55 при отсутствии сигнала наего входе 3 с выходом скоммутированвход 1.Счетчик 51 номера состояния вначальный момент времени находитсяв нулевОМ состоянии. Первый импульс,появившийся на шине, поступает навход 2 управляющей шины считыванияблока 54 памяти и считывает из ячейкис нулевым адресом значение Бо.После этого, пройдя через элемент43 задержки, импульс по шине поступает на вход счетчика номера состояния 1 23, прибавляя единицу в егомладший разряд, подготавливая темсамым адрес первой ячейки блока 54,Информация, содержащая значениеБ(с) с выхода 1 коммутатора 53 пос 3тупает на второй вход блока умножения37, на первый вход которого поступаетфзначение Р ц Информация с выхода блока 37 умножения,поступаетна первый вход сумматора 36. Приприходе (0+1)-го импульса по шинев сумматоре 36 будет хранитьсяинформация, содержащая значениеф к сЕ Р Б(с) . Эта информация счиц .1тается импульсом, пришедшим по шинеК с выхода 1 блока 41 на второй входэлемента И 35 и через элемент И 34поступает на второй вход сумматора33, После этого импульсом с шины К,пришедшим с выхода 2 блока 41 навторой вход сумматора 36, он устанавливается в нулевое состояние. Врезультате для каждого периода времени и номера состояния системы навход блока вычислений выдается номероптимального вида технологическогообслуживания (К) и минимальные затраты на период времени от данного доконца эксплуатации системы (Б,(с,Блок управления (фиг.З) работаетследующим образом,1При запуске блока управления одновибратор (ОВ) 60 формирует импульс,который поступает на выход 1 блокауправления и на вход Б триггера 61,переводя его в единичное состояние.Сигнал с выхода триггера 61 поступаетна первый вход элемента И 63, разрешая прохождение импульсов с выходагенератора 62 тактовых импульсов, которые поступают на вход элемента И 63.С выхода элемента И 63 импульсы поступают на вход делителя частоты 64, 1571633формула изобретени 1. Устройство для определения вре мени проведения технического обслуживания системы, содержащее первый и второй блоки регистров, датчик времени, пер вый, втор ой и тр етий коммутаторы, первый регистр, с.первого по четвертый сумматоры, блок деления, первый и второй блоки умножения, первый счетчик, элемент И, первый дешифратор, блок управления и регистратор, выходы первого блока регистров подключены к информационным входам первого коммутатора, выход которого соединен с первым входом первого сумматора, выходы второго блока регистров подключены к информационным входам второго коммутатора, выход40 первого счетчика соединен с входом первого дешифратора, выходы которого подключены к управляющим входам первого коммутатора, выход блока деления подключен к первому входу первого блока умножения, выход второго блока умножения соединен с первым 30 входом третьего сумматора, выходэлемента И подключен к первому входучетвертого сумматора, о т л и ч а -ю щ е е с я тем, что, с целью повышения точности определения времени проведения технического обслуживаниясистемы, в него введены второй и третий регистры, второй и третий счетчики, второй и третий дешифраторы,элемент ИЛИ, блок памяти и блок вычислений, выход которого подключен к С выхода делителя частоты 64 импульсыпоступают на выход 2 блока управленияшина 3) и па вход делителя 65 частоты. После прихода ца вход делителячастоты 65 (И+1)-го импульса на егоныходе появляется импульс, которыйпоступает ца выход 3 блока управления (шина К) и на вход делителя 66частоты. Аналогичным образ ом импульсыс выхода делителя 66 частоты поступают на выход 4 блока управления (шина 1), а с выхода делителя частоты67 ца выход 5 блока управления (шина 1) и ца вход делителя 68 частоты.После прихода на вход делителя 68частоты количества импульсов, равногоустановленному числу периодов контроля, на его выходе появится импульс,который поступает ца К-вход триггера 2061 и останавливает блок управления. входу регистратора, выходы первого блока регистров соединены с инфор" мационными входами третьего коммутатора, выход которого подключен к второму входу первого сумматора, выход которого соединен с входом блока деления, выход первого регистра соединен с первым входом элемента И, выход второго регистра подключен к второму входу первого блока умножения, выход которого соединен с первым входом второго блока умножения, второй вход которого подключен к выходу датчика времени, выход третьего регистра соединен с вторым входом третьего сумматора, выход которого подключен к первому входу второго сумматора, выход которого соединен с вторым входом четвертого сумматора, выход которого подключен к первому входу блока вычислений, второй вход которого соединен с пятым выходом блока управления, второй выход которого подключен к четвертому входу блока вычислений и к входу второго счетчика, выход которого .соединен с входом второго дешифратора, выходы которого подключены к управляющим входам третьего коммутатора, последний выход второго дешифратора соединен с вторым входом элемента И, выход второго коммутатора подключен к второму входу третьего сумматора, первый выход блока управления соединен с шестым входом блока вычислений и первым входом элемента ИЛИ, выход которого подключен к первому входу блока памяти, выход которого соединен с седьмым входом блока вычислений, третий вход которого подключен к четвертому выходу блока управления и объединен с входом первого счетчика, выход которого соединен с вторым входом блока памяти, третий выход блока управления соединен с вторым входом элемента ИЛИ, пятым входом блока вычислений и входом третьего счетчика, выход которого подключен к третьему входу блока йамяти и к входу третьего дешифратора, выходы которого соединены с управляющими входами второго коммутатора.2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок вычислений содержит первый, второй и третий регистры, первый и второй блоки умножения, первый и второй накапливающие сумматоры, сумматор, блок сравнения, первый и второй коммутато 51571 б ры, блок оперативной памяти, первый и второй блоки элементов задержки, с первого по четвертый счетчики, элемент задержки, триггер, элемент ИЛИ, с первого по десятый элементы И, пер вый вход первого элемента И является первым входом блока вычислений, входы триггера и четвертого счетчика объединены и являются вторым входом блока в 6 иислений, вход второго блока элементов задержки является третьим входм блока вычислений, вход элемента з держки объединен с вторыми . в одами блока оперативной памяти и и рвого элемента И и с первым входом п того элемента И и является четвертфм входом блока вычислений; вход первого блока элементов задержки объединен с первым входом элемента ИЛИ и является пятым входом блока вычисленйй, второй вход элемента ИЛИ являет.ся шестым входом блока вычислений,1первый вход первого регистра являетсй седьмым входом блока вычислений, восход десятого элемента И подключен к второму входу первого коммутатора и является первым выходом блока вычислений, выход третьего счетчика сОединен с вторым входом второго коммутатора и является вторым выходом блока вычислений, выход девятого элемента И является третьим выходом блока вычислений, выход четвертого счетчика " четвертым выходом блока вычислений, выход первого элемента И под кйючен к первому входу первого блока учножения, выход которого соединен с первым входом первого накапливающего сумматора, выход которого подключен к, первому входу второго элемента И, 40 впсод которого. соединен с первым входЬм сумматора, выход которого подключен к первым входам шестого и седьмого элеМентов И, выход последнего из которых соединен с первым 45 входом второго регистра, выход которого подключен к первым входам десятого и восьмого элементов И, выход последнего из которых соединен с первым входом блока сравнения, выход 50 которого подключен к третьему входу седьмого элемента И и к первому входу третьего регистра, выход которого соединен с первым входом девятого элемента И, второй вход которого 55 объединен с вторым входом десятого элемента И, третьими входами первого и второго коммутаторов, четвертым входом блока оперативной памяти и 33 16подключен к первому выходу второго блока элементов задержки, второй и третий выходы которого соединены соответственно с вторым входом второго регистра и с входом третьего счетчика, выход элемента задержки через второй счетчик соединен с первым вхо- дом второго коммутатора, выход которого подключен к третьему входу блока оперативной памяти, первый выход-вход которого соединен с первым входом- выходом первого коммутатора, выход которого подключен к первому входу второго блока умножения, выход которого соединен с первым входом второго накапливающего сумматора, выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом третьего элемента И, выход которого подключен к второму входу сумматора, выход пятого элемента И соединен с вторыми входами первого и второго блоков умножения, первый выход первого блока элементов задержки подключен к вторым входам второго и четвертого элементов И, второй выход первого блока элементов задержки соединен с вторыми входами первого и второго накапливающих сумматоров и подключен к вторым входам шестого и восьмого элементов И, третий выход первого блока элементов задержки подключен к второму входу седьмого элемента И и к третьему входу блока сравнения, второй вход которого соединен с выходом шестого элемента И, четвертый выход первого блока элементов задержки через первый счетчик подключен к второму входу третьего регистра, выход элемента ИЛИ соединен с вторым входом первого регистра, выход которого подключен к второму входу пятого элемента И, выход триггера соединен с вторым входом третьего элемента И.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок управ- ления содержит одновибРатор, КБ-триггер, генератор тактовых импульсов, элемент И, с первого по пятый делители частоты, выход последнего иэ которых соединен с К-входом Ю-триггера, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, выход элемента И соединен с входом первого делителя частоты, выход которого является вторым выходом блока управ.Скн оставит Э,Л хред М, Ходанич ор Е. Копча к рре Заказ 1515 Тираж 369 ПодписноеЕЗИИПИ Государственного комитета по изобретениям и открытиям при113035, Москва, Ж, Раушская наб., д. 4/5 оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 ления и соединен с входом второго делителя частоты, выход которого является третьим выходом блока управления и подключен к входу третьего1 делителя частоты, выход которого является четвертым выходом блока управления и соединен с входом четвертого делителя частоты, выход которогоявляется пятым выходом блока управления и подключен к входу пятого делителя частоты, пыход одновибратора 5соединен с 8-входом ВЯ-триггера и является первым выходом блока управления,