Устройство для передачи и приема цифровых сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) Ш) 515 Н 04 1, 5/ СПИ БРЕТЕНИ РСНОМ ЕТЕЛЬСТВУ ирова нал чник тактово 18электротехН.Д.Псурцеий, В.А,Кререзин ческий етельство СССР1, 5/14, 1980. ро"слек а приГ 3койства; зовано для в в цифротся повыпутем форго биимение устойго сигнала ающеготор сиг ирования сбалан ульсного сигнал рова нн и повы во выделения тактовоной стороне.г, 1 представлена на пр Намы работы структурередающейредаци и на Фиг. 2 на передающем сто 1) источник 1ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ЛЛЯ ПЕРЕДАЧИ И ПРИЕМАЦИФРОВЫХ СИГНАЛОВ(57) Изобретение относится к электросвязи, Цель изобретения - повышение помехоустойчивости путем формирования сбалансированного биимпульсного сигнала и повышение устойцивости выделения тактового сигнала наприемной стороне, Лля этого .устр-водля передачи и приема цифровых сигналов содержит на передающей стоне источник цифрового сигнала, и Изобретение относится связи и может быть испол передачи и приема сигнал вых системах.Целью изобретения явл шение помехоустойчивости ная электрическая схемастороны устройства дляприема цифровых сигнало тель синхросигнала, три эл-та И,сумматор, два триггера, выходнойсогласующий блок, инвертор и Формирователь запирающего импульса, а наприемной стороне - входной согласующий блок, фильтр, формирователь импульсов, резонансный блок, приемникцифрового сигнала, приемник тактового сигнала, блок выделения синхросигнала, два компаратора, пять триггеров, регистр сдвига цифрового сигнала, два инвертора, анализаторсигналов синхронизации, регистр сдвига синхросигнала и два эл-та ИСКЛ 0 ЧЯОЦЕЕ ИЛИ. Устр-во по и. 2 ф-лы отличается введением на передающей стороне анализатора цифрового сигналаи четвертого эл-та И, Устр-во попп. 3, 4 и 5 отличается выполнениемФормирователя запирающего импульса,анализатора сигналов синхронизациии анализатора цифрового сигнала.4 з.п. Ф-лы, 9 ил. структурная электрицеская сх емной стороны устройства;на вариант структурной электриц схемы передающей стороны уст на Фиг. 4 - структурная элек кая схема формирователя запи импульса; на фиг. 5 - анализ налов синхронизации; на Фиг. анализатор цифрового сигнала Фиг. 7-9 - временные диаграм устройства.Устройство для передачи и цифровых сигналовроне содержит (фигцифрового сигнала, источник 2 тактового сигнала, Формирователь 3 синхросигнала, первый и второй элемент И 4 и 5, сумматор 6, первый триггер 7, выходной согласующий блок 8, а второй триггер 9, инвертор 1 О, третий элемент И 11, формирователь 12 запираюцего импульса, а на.приемной стороне (Фиг. 2) содержит входной согла сующий блок 13, Фильтр 14, формирователь 15 импульсов, резонансныйблок 16, приемник 17 цифрового сигна: ла, приемник 18 тактового сигнала, , блок 19 выделения синхросигнала, 15первый и второй компараторы 20 и 21,первый, второй и третий триггеры , 22 - 24, регистр 25 сдвига цифрового ; сигнала, второй инвертор 26, пятыйтриггер 27, анализатор 28 сигналов 2 Осинхронизации, регистр 29 сдвигасинхросигнала, первый и второй элементы ИСКЛЮЧАОЦЕЕ ИЛИ 30 и 31, первый инвертор 32 и четвертый триггер3325Устройство для передачи и приемацифровых сигналов на передающей сто-.роне содержит также (Фиг. 3) анализатор 34 цифрового сигнала и четвертыйэлемент И 35. Формирователь 12 запирающего импульса (Фиг. 4) содержитинвертор 36, первый и второй триггеры 37 и 38 и элемент И 39. Анализатор 28 сигналов синхронизации(Фиг. 5) содержит регистр сдвига 40,элемент И-НЕ 41, элемент И 42, элемент 43 задержки и инвер тор 44. Анализатор 34 цифрового сигнала (фиг.б)содержит регистр сдвига 45 и элемент И 46.40Устройство передачи и приема цифровых сигналов работает следующимобразом.На передающей стороне цифровойсигнал (Фиг. 7 а) от источника 1 цифрового сигнала поступает на один извходов первого элемента И 4. Сигнал(Фиг. 7 б) удвоенной тактовой частоты от источника 2 тактового сигналапоступает на входы второго триггера9 и инвертора 10, Синхросигнал(фиг. 7 в) от формирователя 3 синхросигнала поступает на второй вход Формирователя 12 запирающего импульса.На первый вход формирователя 12 запирающего импульса поступает сигналтактовой частоты (Фиг. 7 г) с инверсного выхода триггера 9. В Формирователе 12 запирающего импульса (фиг. 4) синхросигнал (Фиг. 7 в) инвертируется инвертором 36 и поступает на информационный вход триггера 37, где сдвигается на половину тактового интервала под воздействием сигнала тактовой частоты (Фиг. 7 г), поступающего на тактовый вход триггера 37, Триггер 38 сдвигает выходной сигнал триггера 37 еще на половину тактового интервала. В результате перемножения, выходных сигналов триггеров 37 и 38 на выходе элемента И 39 Формируется запирающий импульс (Фиг. 7 д), задержанный относительно синхросигнала на половину тактового интервала. и длительностью, равной двум тактовым интервалам. В результате перемножения запирающего импульса (Фиг. 7 д) и сигнала (Фиг. 7 г) тактовой частоты, поступаюЩего с инверсного выхода триггера 9, на выходе второго элемента И 5 Формируется последовательность импульсов (фиг. 7 е), в которой отсутствуют два подряд следующих импульса на тактовых интервалах, соответствующих передаче синхросигнала, Сигнал (фиг. 7 ж) тактовой частоты с единичного выхода триггера 9 поступает на второй вход элемента И 4, где перемножается с цифровым сигналом(Фиг. 7 а). В результате перемножения Формируется импульсная последовательность (Фиг. 7 з), наличие импульса в которой соответствует передаче цифровой 1, а его отсутствие - передаче 0. В результате логического сложения сигналов (Фиг. 7 е и 7 з) в сумматоре 6 и стробирования суммарного сигнала в элементе И 11 инвертированным сигналом удвоенной тактовой частоты Формируется импульсная последовательность (Фиг. 7 и), поступающая на вход триггера 7 и Формирующая на выходе выходного согласующего блока 8 относительный биимпульсный сигнал(Фиг. 7). Его переходы между уровнями на границах тактовых интервалов переносят признаки цифрового сигнала: наличие перехода - при передаче цифровой единицы, отсутствие - при передаче 0. Переходы в середины тактовых интервалов являются признаками тактового сигнала, а их отсутствие на двух соседних тактовых интервалах - признаком передачи дополнительного синхросигнала. При этом интервал времени между переходами определяется стабильностью удвоенной такто5 10 15 20 25 30 45 50 55 515 вой частоты и не зависит от разброса времени задержки в элементах И 4 и Так как стабильность удвоенной тактовой частоты при применении кварцевой стабилизации достаточно высока, то формируемые биимпульсы хорошо сбалансированы, что повышает помехоустойчивость передачи цифровых сигналов. При введении на передающей стороне (Фиг. 3) анализатора 34 цифрового сигнала и четвертого элемента И 35 цифровой сигнал (фиг. 8 а) от источника 1 цифрового сигнала поступает на первый вход анализатора 34 циФрового сигнала, т.е. первый вход регистра 45 сдвига (фиг. 6), на второй вход которого, т.е. тактовый вход регистра сдвига 45 (Фиг. 6), поступает сигнал (фиг. 86) тактовой частоты с единичного выхода триггера 9. Благодаря некоторой задержке цифрового сигнала (Фиг. 8 а) относительно фронтов сигнала (Фиг. 86) тактовой частоты цифровой сигнал записывается в регистр 45 сдвига и сдвигается, Сигналы с выходов регистра 45 сдвига (Фиг. 8 в 8 д) поступают на входы элемента И 46 (Фиг. 6), на выходе которого Формируется импульс длительностью, равной длительности тактового интервала, при наличии сигнала логической единицы на всех входах элемента И (фиг.8 е), что соответствует, наличию в цифровом ,сигнале последовательности из трех подряд следующих единиц. Сигнал (Фиг.8 е) с выхода элемента И 46, который является вторым выходом анализатора 34 цифрового сигнала, поступает на второй вход элемента И 35 (Фиг. 3), на первый вход которого поступает синхросигнал (Фиг. 8 ж) от формирователя 3 синхросигнала, и при их совпадении по времени синхросигнал проходит на вход формирователя 12 запирающего импульса, где формируется запирающий импульс (фиг, 8 з), Цифровой сигнал (Фиг. 8 д) .с последнего выхода регистра 45 сдвига, являющегося первым выходом анализатора 34 цифрового сигнала, поступает на первый вход первого элемента И 4, Далее по алгоритму, формируется относительный биимпульсный сигнал (Фиг. 8 и) при этом признак передачи синхросигнала формируется только в том сю 1 учае, если перед началом синхросигнала в цифровом сигнале на выходе источника 647356 1 цифрового сигнала (Фиг. 8 а) присутствует последовательность из трехподряд следующих единиц (заштрихованная область на Фиг. 8 и). В противном1случае признак синхросигнала не Формируется (область с двойной штриховкойна Фиг. Яи), Таким образом, синхросигнал в этом случае передается не постоянно, а время от времени в зависимости от статистики цифрового сигнала. Такой метод передачи синхросигнала допустим в связи с тем, что, какправило, достаточно установить синхронизацию в начале работы устройства,а в дальнейшем только изредка подтверждать синхронизм. Поэтому достаточно обеспечить условие передачисинхросигнала (создать последовательность из трех единиц) при включении устройства, а далее передавать синхросигнал статистически. При этомсформированный линейный сигнал сбалансирован по постоянной составляющейи при передаче признака синхросигнала (в области с двойной штриховкойна Фиг. 8 при передаче признакасинхросигнала возникло бы нарушениебаланса). Наличие третьей единицы впоследовательности, разрешающей передачу признака синхросигнала, исключает Формирование в выходном сигналеимпульса длительностью, равной полуторам тактовым интервалам, которыйвозник бы при комбинации в цифровомсигнале 110,Относительный биимпульсный сигнал,прошедший Физическую цепь, входнойсогласующий блок 13 и фильтр 14, ком 40 паратором 20 преобразуется в прямоугольные импульсы (Фиг. 9 а), которыепоступают на информационный вход триггера 22 и вход Формирователя 15 импульсов. По каждому Фронту прямоугольных импульсов (Фиг. 9 а) на выходе формирователя 15 импульсов формируется короткий импульс (Фиг. 96),из последовательности которых резонансным блоком 16 выделяется сигнал удвоенной тактовой частоты, которыйкомпаратором 21 преобразуется в пос" леДЬвательность прямоугольных импульсов (Фиг. 9 в). При воздействиич даннои последовательности на такто"вые входы триггеров 22 и 23 на ихвыходах из "сигнала (фиг. 9 а), поступающего на информационный вход триггера 22, Формируются сигналы (Фиг.9 гд), сдвинутые относительно друг дру 1564735га на половину тактового интервала,из которых путем сложения по модулю2 в элементе ИСКЛЮЧЯОЦЕЕ ИЛИ 31 формируется сигнал (Фиг. 9 е) содержащий15информацию о переходах - единицасоответствует наличию перехода, 0его отсутствию. Последовательностьимпульсов удвоенной тактовой частоты (Фиг. 9 в) поступает также на одиниз входов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ30, на другой вход которого поступат сигнал (фиг. 9 ж) с второго выхода;анализатора 28 сигналов синхронизации (с выхода элемента И-НЕ 41,иг. 5). Инвертированный сигнал,Фиг, 9 з) удвоенной тактовой частотылоступает на вход триггера 33, навыходе которого Формируется сигнал(Фиг. 9 и) тактовой частоты, Сигнал 20тактовой частоты на выходе триггера3 в зависимости от начального состояния триггера может иметь две раз типичных Фазы, отличающиеся на 180дна из которых неверная. При праильно установившейся Фазе передниеронты сигнала тактовой цастоты(Фиг. 9 и) совпадают с признаком пере.дачи тактового сигнала в импульснойпоследовательности (Фиг, 9 е) на вы- ЗОходе элемента ИМКЛЮЧАЮР(ЕЕ ИЛИ 31,при этом возможно наличие толькодвух подряд следуюЩих нулей - передача признака синхросигнала. Еслиже Фаза сигнала тактовой частотыуСтановлена неверно, то передние35Фронты сигнала на выходе триггера 33(Фиг. 9 и) совпадают с признакомцифрового сигнала в последователь- нОсти (Фиг. 9 е) и число нулей может40быть любым. На этом свойстве основаналгоритм установки Фазы на выходетриггера 33, Контроль и установкаправильной фазы сигнала тактовойчастоты происходит при наличии в цифровом сигнале комбинаций из четырех45или более подряд следующих нулей,, которая может создаваться принудительно в .начале работы устройства ивозникает случайно в процессе передачи циФрового сигнала, При неверно 50установленной Фазе сигнала тактовойчастоты и наличии комбинации из четырех подряд следующих нулей в цифровом сигнале на выходе триггера 27Формируется последовательность изчетырех подряд следующих единиц(фиг. 9 к), которая поступает на информационный вход регистра 40 сдвига(Фиг. 5) анализатора 28 сигналовсинхронизации и переписывается навыходы регистра 40 сдвига сигналомтактовой частоты (Фиг. 9 и), поступающим на его тактовый вход. При появлении на всех четырех входах элемента И-НЕ 41 сигналов "1" (фиг.9 лн) на его выходе, являющемся вторым.выходом анализатора 28 сигналовсинхронизации, появляется короткийимпульс логического нуля (фиг. 9 ж),который делит на выходе элементаИСКЛЮЧАЮРЕЕ ИЛИ 30 импульс на дваимпульса (Фиг, 9 з) - момент д, врезультате чего дополнительно перебрасывается триггер 33, что соответствует смене Фазы сигнала тактовойчастоты на противоположную (Фиг.9 и)момент со . При этом короткий импульс"0", задержанный элементом 43 задержки для обеспечения времени, достаточного для срабатывания, поступает на вход инвертора 44, с выходакоторого импульс "1" поступает навходы установки "0" регистра 40 сдвига и триггера 27 и сбрасывает их внуль (фиг. 9 к-н) - момент времени тПосле установки правильной фазы сигнала тактовой частоты единица записывается в триггер 27 только в отсутствии тактового перехода в принимаемом биимпульсном сигнале. При записив триггер 27 двух подряд следующихединиц (Фиг. 9 к) на обоих входахэлемента И 42 (Фиг. 5) анализатора28 сигналов синхронизации устанавливается сигнал "1" (Фиг. 9 о), вызывающий появление сигнала "1" на выходеэлемента И 42 (Фиг. 9 о), являющегосяпервым выходом анализатора 28 сигналов синхронизации. Импульс "1", являющейся признаком синхросигнала,поступает на информационный вход регистра 29 сдвига синхросигнала, натактовый вход которого поступает сигнал тактовой частоты (Фиг. 9 и) и свыхода регистра 29 сдвига синхросиг-.нала поступает в блок 19 выделениясинхросигнала. Ложный импульс на выходе элемента И 42 (заштрихованныйна фиг. 9 о), появляющийся в моментустановления тактового синхронизма,врегистр 29 сдвига синхросигналане записывается, так как находитсямежду передними фронтами сигнала тактовой частоты (Фиг. 9 и). Из изложенного следует, цто ложные устраненияпереходов в середине тактовых интервалов относительно биимпульсногосигнала, возникающие под воздействием помех на одиночных тактовых интервалах, не приводят к нарушение синх.ронизации, что повышает помехоустойчивость приема цифровых сигналов.Инвертированный сигнал тактовой час- тоты, поступающий с выхода инвертора 32 на тактовый вход триггера 24 переписывает на его выход признаки цифрового сигнала (фиг. 9 р) из сигнала (Фиг. 9 е). поступающего на инФормационный вход триггера 24, тем самым восстанавливается принимаемыйцифровой сигнал. Восстановленный цифровой сигнал после сдвига в регистре 25 сдвига циФрового сигнала поступает в приемник 17 циФрового сигнала, На фиг. 9 р штриховкой обозначена область неверно принятого цифрового сигнала до установления тактовогосинхронизма. Регистры сдвига 5 цифрового сигнала (25) и синхросигнала (29) обеспечивают установление вре-. менных положений цифрового и синхросигналов, необходимых для нормальной работы приемника 17 цифрового сигнала.Формула изобретения1, Устройство для передачи и приема цифровых сигналов, содержащее на передающей стороне источник цифровогосигнала с источником тактового сигнала и Формирователем синхросигнала, последовательно соединенные первый элемент И, к первому входу которого подключен выход источника цифрового сигнала, и сумматор, к второму входу которого подключен выход второго элемента И, и последовательно соединенные первый триггер и выходной согласующий блок, а на приемной стороне - последовательно соединенные входной согласующий блок и фильтр, последовательно соединенные первый и второй триггеры, формирователь импульсов, резонансный блок, третий триггер, первый инвертор и приемникцифрового сигнала с приемником такто"вого сигнала и блоком выделения синхросигнала, о т л и ч а ю щ е ес я тем, что, с целью повышения помехоустойчивости путем формирования, сбалансированного биимпульсного сигнала и повышения устойчивости выделения тактового сигнала на приемной стороне, введены на передающей стороне - Второй триггер, прямой и инверсный выходы которого соединенысоответственно с вторым входом первого элемента И и входом источника тактового сигнала и первым входом второго элемента И, последовательно соединенные второй инвертор, к входукоторого подключен вход второготриггера и выход источника тактового сигнала, и третий элемент И, кдругому входу которого подключен выход сумматора, а выход соединен свходом первого триггера, и Формирователь запирающего импульса, к первому и второму входам которого подключены соответственно выход формирователя синхросигнала и инверсныйвыход второго триггера, а выход сое динен с вторым входом второго элемента И, а на приемной стороне введеныпервый компаратор, к входу которогоподключен выход фильтра, а выходсоединен с объединенными первым вхо 25 дом первого триггера и входом формирователя импульсов, выход которогосоединен с входом резонансного блока, последовательно соединенные второй компаратор, к входу которого З 0 подключен выход резонансного блока,первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ ичетвертый триггер, выход которогосоединен с входом приемника тактового сигнала, последовательно соединенные второй элемент ИСКЛЮЧАЮЦЕЕ 35ИЛИ, к первому и второму входам которого подключены соответственновход и выход второго триггера, второй инвертор, пятый триггер, анали затор сигнала синхронизации и регистрсдвига синхросигнала, выход которогосоединен с входом блока выделениясинхросигнала, а также регистр сдвигацифроВОГО сиГналаВыхОд которОГО 45 соединен с входом приемника цифрового сигнала, первый вход - с выходомтретьего триггера, а второй вход - собъединенными выходом четвертоготриггера, входом первого инвертора,вторым входом регистра сдвига синхросигнала, вторым входом анализаторасигналов синхронизации и вторымвходом пятого триггера, к третьемувходу которого подключен второй выходанализатора сигналов синхронизации,третий выход которого соединен, с вторым входом первого элемента ИСКЛОЧАОЦЕЕ ИЛ 1, к первому входу которого подключен также второй Вход первого11 16 триггера, а к второму входу третьего триггера - выход второго элемента ИКЛЮЧАОЯЕЕ ИЛИ.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что на передающй стороне введены последовательно срединенные анализатор цифрового сигнала и четвертый элемент И, при этом вход формирбвателя синхросигнала срединен с первым входом формировате,ля запирающего импульса через второй вход четвертого элемента И, выход источника цифрового сигнала соединен спервым входом первого элемента И ч рез первый вход анализатора цифров го сигнала, к другому входу которог подключен прямой выход второго т иггера.3. Устройство по пп. 1 и 2, о тл и ч а ю щ е е с я тем, что формир ватель запирающего импульса содержит последовательно соединенные инвртор, вход которого является первым входом формирователя запирающего ими льса, первый триггер, второй тригг р, другой вход которого объединен с вторым входом первого триггера и яляется вторым входом формирователя запирающего импульса, и элемент И, к другому входу которого подключен вход второго триггера, а выход явля" ется выходом формирователя запирающегф импульса. 47354. Устройство по пп, 1 и 2, о т -л и ч а ю щ е е с я тем, что анализатор сигналов синхронизации содержит последовательно соединенные регистр сдвига, первыи вход которогочявляется первым входом анализаторасигналов синхронизации, элемент ИНЕ, элемент задержки и инвертор, выход которого соединен с вторым входомрегистра сдвига и является вторымвыходом анализатора сигналов синхронизации, третий вход которого являетсявторым входом анализатора сигналовсинхронизации, а также элемент И,первый и второй входы которого соединены с и и (и)-м выходами регистрасдвига; а выход является вторым выходом анализатора сигналов синхрони О зации, третьим выходом которого является выход элемента И.-НЕ к дополнительному входу которого подключен первый вход регистра сдвига.5. Устройство по и. 2, о т л и ч а ю щ е е с я тем, что анализаторцифрового сигнала содержит регистрсдвига и элемент И, входы которогосоединены с выходами регистра сдвига,первый и второй входы которого являются соответственно первым и вторым входами анализатора цифровогосигнала, первый и второй выходы которого соединены с выходом элемента Ии последним выходом регистра сдвига.