Устройство для быстрого преобразования фурье

,Б 11524 АНИЕ ИЗО ТЕНИ О.В и М (53 автоматии можетобретение относитсявычислительной техни бы ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1(71) Киевский политехнический институт им, 50-летия Великой Октябрьской социалистической революции (72) И.С Каневский, С.Э, Котов,Масленников, А.М. Сергиенко(56) Авторское свидетельство ГССР Р 109257, кл. О 06 Е 15/332, 1984,Авторское свидетельство СССР Р 1287175, кл. С 06 Е 15/332, 1985. (54) УСТРОЛСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к автомать использовано при построении систем цифровой обработки сигналов, основанных на вийолнении быстрого преобразования Фурье.Целью изобретения является повышение точности устройства,На фиг. и 2 представлена структурная схема устройства для быстрогопреобразования Фурье; на Фиг.3структурная схема синхронизатора,Устройство для быстрого преобразования Фурье содержит умножитель 1,регистр 2 числа, регистр 3 коэффициента, регистры 4 и 5 результата, сумматор-вычитатель 6, мультиплексоры 7-10,регистр 11 адреса, блок 12 памяти весовых коэффициентов, блок 13 сдвига,тике и вичислительной технике и мо жет быть использовано при построении систем цифровой обработки сигналов, основанных на выполнении быстрого преобразования Фурье. Цель изобретения - повышение точности. Предлагаемое устройство содержит два входныхрегистра, семь мультиплексоров, дварегистра адреса, умножитель, регистрчиспа, регистр коэффициента, два регистра результата, сумматор-вычитатель, блок памяти весовых коэффициентов, блок памяти значений встроенныхЛункций, три трехстабильных ключа,шиФратор порядка, регистр порядка,блок сравнения, блок сдвига, элемент ИЛИ, синхронизатор и блок регистрвой памяти. 3 ил. блок 14 памяти значений встроенныхФункций, трехстабильние ключи 15-17,шиЬратор 18 порядка, регистр 9 порядка, блок 20 сравнения, элементИЛИ 21, синхронизатор 22, блок 23 регистровой памяти, информационный выход 24 устройства, сдвигатель 25, регистр 26 старших разрядов операнда,выход 27 порядка, вход 28 порядка,вход 29 запуска и вход 30 режима работы устройства, регистр 31 адреса,мультиплексор 32, регистр 33 младшихразрядов операнда, мультиплексор 34,евювход 35 задания адреса, информационный вход 36 устройства, входной регистр 37, мультиплексор 38, входнойрегистр 39, группы выходов 40-45синхронизатора, выходы 46-69 синхронизатора, общие шины 70, 71,регистры1524066 72-75, входной 76 и выходной 77 мультиплексоры.Синхронизатор 22 (фиг,2) содержитсчетчик 78 адреса микрокоманды, мультиплексор 79 адреса микрокоманды,узел 80 памяти микрокоманды и элементИЛИ 81.Работа устройства начинается приподаче сигнала на вход 26 запускаустройства. При этом по коду на входе29, который соответствует заданномурежиму работы, из узла 80 памяти микрокоманд выбирается первая микрокоманда микропрограммы выполнения этого режима, по которой в счетчик 78записывается начальный адрес микропрограммы, После выполнения текущеймикрокоманды в конце такта содержимоесчетчика 78 увеличивается на единицуили заменяется новым из узла 80 вслучае безусловного перехода, или приединичном состоянии входа 30 признака при условном переходе. При снятиисигнала на нине 28 устройство выполняет микрокоманды, выбираемые из узла80 памяти микрокоманды по адресу изсчетчика 78 адреса микрокоманды,Рассмотрим работу устройства привыполнении базовой операции БПь, В 1первом такте на шину 36 данных поступает операнд Ао нулевой базовой опеорации, который принимается в регистр37, В этом же такте на шину 35 задания адреса поступает ноль - адрес35весового коэффициента нулевой базовой операции, который записываетсяв регистр 11, Во втором такте операнд Ао переписывается иэ регистрао37 в регистр 39 и, пройдя через ком.мутатоты 38 и 8, в регистр 2, на шину 36 данных поступает операнд Аои записывается в регистр 37, иэ блока12 памяти весовых коэффициентов понулевому адресу выбирается коэффициент 11 , который принимается в реогистр 3, пройдя через коммутатор 7, ав регистр 11 записывается с шины 35 адреса адрес следующего весового коэффициента У , В третьем такте происхоодит умножение содержащего регистра 2она содержимое регистра 3 в умножителе 1, и произведение Ао,У записывается в первый регистр 4 результата,В этом же такте А из регистра 37а 55в регистр 11 записывается адрес весового коэффициента И . В четвертомотакте на нину 36 данных поступаетоперанд В 1, и принимается в регистр 37, старшая половина разрядов произведения А У из регистра 4 записывао оется в регистр 72 блока 23 регистровой памяти. Умножитель 1 выполняет умножение и произведение А И-о 3 о записывается в регистр 4, а в регистр 3 из блока 12 памяти записывается весовой коэффициент Ж . В пятом тактеоА переписывается из регистра 39 ворегистр 2, в регистр 37 с шины 36 данных записывается В, старшая половина разрядов произведения А 3 И 3 иэ30 3 о регистра 4 поступает на вход сумматора-вычитателя 6, на другой вход которого из регистра 72 блока 23 поступает А 11 и результат вычитания А У -А У- записывается в рео 0 о огистр 73 блока 23. В этом же такте выполняется умножениеиз регистора 3 на А иэ регистра 2, и результат А 11 принимается в регистр 4. Во иэ регистра 37 переписывается в регистр 39, а У иэ блока 12 памяти записывается в регистр 3. В шестом такте Во из регистра 39, пройдя через коммутаторы 38 и 8,записывается в регистр 75 блока регистровой памяти и через коммутатор 10 поступает на вход сумматора-вычитателя 6, на другой вход которого поступает содержимое регистра 73 блока 23 и результат суммирования С принимается в регистр 74 блока 23 регистровой памяти. В этом же такде произведение АО о из регистра 4 записывается в регистр 72 блока 23, Умножитель 1 выполняет умножение У из регистра 3 на Аоь о иэ регистра 2, результат Ао Ч записывается в регистр 4, а В из регистра 37 переписывается в регйстр 39. В седьмом такте Со из регистра 74облока 23 выдается на шину 70 и принимается в регистр 5, поступая на выход 24 устройства. В этом же такте Воо иэ регистра 75 блока регистровой памяти поступает на вход сумматора-вычитателя 6, на другой вход которого поступает содержимое регистра 73 блока 23 регистровой памяти, Результат вычитания Р принимается в регистро74 блока 23, В иэ регистра 39, пройдя через коммутаторы 38 и 8, записывается в регистр 75 блока регистровой памяти, а в регистр 37 с шины 36 данных записывается операнд Ао следую-г щей базовой операции.Кроме того, в этом такте А1 о1 о "о иэ регистра 72 блока 23 переписывает152406 ся н регистр 73 этого же блока, нрегистр 72 блока 23 записываетсяА 3 из регистра 4, а с шины 35Ио 3 оадреса н регистр 11 принимается ад 5рес весового коэффициента У следующей базовой операции.В восьмом такте Р из регистра74 блока 23 выдается на вину 70 ипринимается в регистр 5, А о ,1 изоорегистра 72 блока 23 поступает навход сумматора-вычитателя 6, на другой вход которого поступает содержимое регистра 73 блока 23, и результатсуммирования А ,111 +А 4 принимается в регистр 74 блока 23. В этомже такте А из регистра 37 переписыН,вается в регистры 39 и 2, в регистр37 с шины 36 записывается А н ре-3гистр 3 из блока 12 памяти записывает ся весовой коэффициент Мо , а и ре 1гистр 11 - адрес следующего весовогокоэффициента г 13,В девятом такте В из оегистра 75оэблока 23 поступает на вход сумматора- .5нычитателя 6, на другой вход которого поступает содержимое регистра 73блока 23, и результат суммированияС = В 1 + А Ъ 1 + А 1 с принимао о о о оется н регистр 74 блока 23., Кроме то-:0го, в этом же такте происходит умножение Уо иэ регистра 3 на А из1регистра 2, результат ко горого принимается н регистр 4, А из регистра37 переписывается в регистр 2, нрегистр 3 принимается весовой коэффициент У , а в регистр 11 записынается адрес весового коэдхЬициента 11,1В десятом такте С из регистрао74 блока 23 выдается иа шин 70 ипринимается и регистр 5, В иэ реогистра 75 блока 23 поступает на входсумматора-вычитателя 6, на другойвход которого поступает содержимое ререгистра 73 блока 23 и результат вычитания Р принимается н регистр 74облока 23, В этом же такте Ав 1 иэ1 1регистра 4 записывается н регистр 72блока 23, умножитель 1 производитумножение А на Ил и результат ум 1ножения записывается в регистр 4.Из блока 12 в регистр 3 поступаетМ в регистр 11 записывается адрес1коэффициента У , а в регистр 37 с1 фшины 36 поступает ВоВ одиннадцатом такте В из регистора 74 блока 23 выдается на шину 70и принимается в регистр 5, Далеедействия выполняются аналогично пято 66му такту: Ао переписывается иэ регистра 39 в регистр 2, В из регистра 37 - и регистр 39, в регистр 37 с шины 36 записывается В А 1 1"1 из регистра 4 поступает на выход сумматора-вычитателя 6, на другой вход которого иэ регистра 72 блока 23 поступает А 11и результат нычи 1тания записывается и регистр 73 блока 23. Кроме того, выполняется умножение Яо, на Ал и результат принимается и регистр 4 а Ъ из блока 12 памяти записывается н регистр 3,Далее работа устройства продолжается аналогично с периодом шесть тактов. При ритмичном поступлении на вход 36 исходных данных А о , А В , В а на вход 35 - адресов весо 3вых коэффициентов У Ъ , на выходе24 появляюгся результаты соответственно С Г Г 1, Р 1, .Вычисление БПФ н устройстве производится с поблочно-плавающей запятой, Для этого осуществляют дне микропрограммы для вычисления базовой операции БПФ, которые отличаются лишь тем, что в одной н мультиплексор 8 поступают операнды без сднига, а во второй - со сдвигом на один разряд н сторону младших разрядон для уменьшения операнда вдвое, Первая микропрограмма задается н случае невозможности переполнения разрядной сетки и процессе выполнения, з иначе задается нторая микропрограмма Дпя определения возможности переполнения результаты предыдущей итерации БПФ анализируются схемой, состоящий из шифратора 18 порядка, регистра 19 порядка, блока 20 сравнения и элемента ИЛИ 21, на наличие незначащих разрядов перед старшим значащим разрядом. Это происходит следующим образом, При поступлении С, на шину 70 и далее на вход регистра 5 оно поступает и на вход шифратора 18, с выхода которого количество незначащих цифр С (порядок) записывается в регистр 19 при единичном сигнале на входе 69 как начальное значение для сравнения. По мере поступления следующих результатов блок 20 сравнения сравнивает минимальный порядок, зафиксированный в регистре 19, с порядком текущего результата и, если текущий порядок меныве, он записывается в регистр 19 (на входе 69 - нулевой уровень), В конце выполнения итераций БПФ нрегистре 18 оказывается порядок максимального числа в массиве результатов, который указывает масштаб массива результатов и выдается на вход 5выход 27 порядка. В следующей итерации, если зафиксирован нулевой порядок, задается микропрограмма базовой операции БПФ, в которой мультиплексор 8 сдвигает исходные данные 10на один разряд в сторону младших разрядов,Вычисление спектра мощности в устройстве производится с плаваюшей запятой и вдвое увеличенной разрядной15сеткой, В первом такте на вход 36устройства поступает реальная частьнулевого операнда А, и принимаетсяв регистр 37 Бо втором такте Апереписывается в регистры 2 и 3, а в ре гистр 37 с входа 36 поступает мнимаячасть операнда А . В третьем тактеопроисходит умножение содержимого регистров 2 и 3, и результат (А)опринимается в регистр 4, А переписывается иэ регистра 37 в регистры2 и 3. В четвертом такте старшая понгловина разрядов произведения (." )оиз регистра 4 переписывается в регистр 72 блоков 2,3 регистровой памяти, а младшая половина разрядов, пройдя через ключ 16, - в регистр 73 блока23. В этом же такте происходит умножение содержимого регистров 2 и 3,и результат (А ) принимается в реогистр 4.В пятом такте младшая часть произведения (А ) из регистра 73 блокаго23 складывается с младшей частью произведения (А ) , которая поступает 40она суммагор-вычитатель 6, пройдяключ 16 и мультиплексор 10, и результат суммирования принимается в регистр 74 блока 23, В этом же тактелстаршая часть произведения (А ) из 45орегистра 72 блока 23 записывается вгрегистр 73, старшая часть (А ) иэрегистра 4 переписывается в регистр72, а в регистр 47 записывается действительная часть Аследующего опе 1ранда с входа 36 устройства.В шестом такте младшая часть суммы (А 1 + (А 7, ) из регистра 74 блока 23 выдается на шину 70 и принимается в регистр 33, старшая частьпроизведения (А) иэ регистра 7355еблока 23 складывается на сумматоревычитателе 6 с учетом переноса со,гстаршей частью произведения (А иэ регистра 72 блока 23 и результат суммирования записывается в регистр 74 блока 23, Далее действия в этом такте выполняются аналогично второму такту: Ао из регистра 37 переписывается в регистры 2 и 3, а в регистр 37 записывается А с входа 36 устройства.В седьмом такте старшая часть сумгмы А + А из регистра 74 блока 23о овыдается на шину 70 и принимается в регистр 26, а с выхода шифратора 18 соответствующий код сдвига, т.е. код количества незначащих разрядов суммы перед старшим значащим, принимается в регистр 19 порядка по единичному сигналу на входе 69 и выдается на шину входа-выхода 27 порядка, Далее действия в этом такте выполняются аналогично третьему такту. В восьмом такте происходит нормализация полученного результата: значение суммы сдвигается на сдвигателе 25 в сторону старших разрядов на количество разрядов, записанное в регистре 19 порядка, и нормализованный результат принимается в регистр 5, пройдя через мультиплексор 9, и появляется на выходе 24 устройства, Далее действия в этом такте выполняются аналогично четвертому такту.Далее работа устройства продолжается аналогично с периодом четыре такта, При ритмичном поступлении на вход 36 исходных данных А и А1на выходе 24 появляются соответствующие значения спектра мощности.Вычисление модуля комплексного числа в устройстве производится с плавающей запятой следующим образом,В первом такте на вход 36 устройства поступает действительная часть Ао нулевого операнда и принимаетсяов регистр 37, Во втором такте Аа переписывается иэ регистра 37 в регистр 39, а также выдается через мультиплексор 38 и ключ 15 на шину 70, а количество незначащих в нем цифр (порядок) записывается в регистр 19 порядка при единичном сигнале на шине 69. В этом же такте мнимая часть А нулевого операнда принимаоется с входа 36 устройства в регистр 37, а регистр 33 устанавливается в нулевое состояние сигналом на входе 57, В третьем такте А 3 из регистра 37 выдается на шину 70 и принимаетсоде хода происходит сдвиг А в сторону старших разрядов на К разрядов, записанное в регистре 19 и с выхода сдвига" теля 25 А2 выдается на шину 71ои принимается в регистры 2 и 3,В этом же такте в регистр 37 с входа 36 устройства принимается действительная часть А р следующегок операнда. В шестом такте (А 2 )а (старшая половина разрядов) иэ регистра 4 переписывается в регистр 72 блока 23, с выхода умножителя 1и Ю"оА иэ регистра 37 переписывается1в регистр 39, выдается на шину 70 и принимается в регистр 26, а его порядок - в регистр 19 при единичном сигнале на входе 69, В седьмом такте происходит сложение содержимого регистра 72 и старших разрядов регистк к г ра 4 и результат (А, 2 ) + (А, 2 ) через мультиплексор 32 выдается на шину 71 и принимается в регистр 31 адреса, В этом же такте А, иэ регистра 37 выдается на ши 0 и принимается в регистр 26, а ядок ну 7 пор и в А фратора 18 поступаетнения, где сравниваетзаписанным в регистрядок А оказываетсяА он записываетсяи нулевом сигнале с выхода блок 20 ср с порядком а если по ьше порядк егистр 19"овыхода шифратора 18 поступает наблок 20 сравнения, где сравниваетсяс порядком Ао , записанным в регистро19 и если порядок А оказывается1оменьше порядка Л оц записываетсяН(н регистр 19 при нулевом сигнале навходе 69. В противном случае в регистре 19 остается записанным порядок А,Таким образом, в регистре 19 оказывается порядок К максимального изчисел Аи А который выдаетсяона вход-выход 27 порядка, В четвертом такте происходит сдвиг А всторону старших разрядов на К разрядов, записанное в регистре 19 и с выхода сдвигателя 25 сдвинутое АЗ чеорез мультиплексор 8 выдается на шину71 и принимается в регистры 2 и 3,а из регистра 39 А выдается на шину 70 и принимается в регистр 26 блока 13 сдвига,В пятом такте происходит умножениержимого регистров 2 и 3 и с выумножителя 1 результат принимается в регистр 4, В этом же такте10 24066 на входе 69. В восьмом такте происходит сдвиг А на число К, разрядов,1записанное в регистре 19, и с выхода сдвигателя 25 сдвинутое А выдается на шину 71 и принимается в регистры 2 и 3, а из регистра 39 А, выдается на шину 70 и принимается в регистр 26. В девятом такте по аргументу, записанному в регистре 31, из блоке 14 памяти выбирается соответ 510 ствующее ему ного, т,е. ( ко".орое выдается мается в регистр выход 24 устройсПалее действи адрат), а шину 70, принии поступает на выполняют гично пятому так происходит умногистров 2 и 3 тся в регистр 4,принимается еля 25 А 2к ржимо жеи и нима ул т п3 7 с входа 36 ода сдвигат и пАо и выдае реги я на шину 71ы 2 и 3.вычисления и ицимается должаются анаогично с периодо тире такта,енин на вход ри ритмичном поступл6 устройства соотвеительной.и мнимой чых чисел на выходе тственно денс астей комплек 24 появляются 0 соответствующие им значения мопулеи.усреднение массивов результатов в устройстве производится с плавающей запятой следующим образом,В первом такте с входа 36 устройства в регистр 37 принимается усредняемый операнд 1 , а с входа 35 в регистр 11 адреса записывается код текущего количества усреднений ш,ФВо втором такте 1 иэ регистра 37 чеореэ мультиплексор 38 и ключ 15 выдается на шину 70 и принимается в регистр 33, а в регистр 26 записывается старший разряд 1 а (знак) по соответстнующему сигналу на управляющем входе 56, с входа-выхода 27 порядка на вход кода сдвига сдвигателя поступает либо нуль, если порядок текущего среднего А оказывается меньшим порядка 1 , либо разность К порядков А и 1 в противном случае. В этом же такте в регистр 37 с входа 36 принимается текущее среднее Ао. В третьем такте из блока 12 памяти по адресу ш выбирается 1/ш и принимается в регистр 3, а сдвинутое на нуль либо Ко разрядов в сторону младших разрядов 1 принимается в регистр 2, Кроке того, А из регист152406 ра 37 выдается на шину 70 и принимается в регистр 33, а в регистр 26 записывается знак А а с входа-выхода 27 порядка на вход кода сдвига сдви 5 гателя поступает либо К, если в предыдущем такте поступал нуль, либо нуль в противном случае. В случае, когда порядок текущего среднего А меньше порядка 1, в четвертом такте умножитепь Ь умножает содержимое регистров 2 и 3, и с его выхода произведение 1 /ш принимается в регистр-"о 4, с выхода сдвигателя А 2выдается на шину 71 и принимается в регистр 15 2, а в регистр 3 из блока 12 по адресу ш выбирается и записывается (1- -1/ш). В пятом такте содержимое регистра 4 записывается в регистры 72 (старшие разряды) и 73 (младшие раз ряды). С выхода умножителя 1 в регистр 4 записывается следующее усредняемое т. В шестом такте младшие разряды произведения из регистра 4 записываются в регистр 751 а далее 25 аналогично второму такту 11 из регистра 37 принимается в регистр 33, а его знак - в регистр 26, На вход кода сдвига сдвигателя 25 поступает либо нуль, либо К, а в регистр 37 30 записывается А В седьмом такте сумматор-вычитатель 6 складывает мпадшие разряды полученных произведений, хранимых в регистрах 73 и 75, и результат записывается в регистр 74. Далее действия аналогичны третьему такту. В восьмом такте содержимое регистра 74 выдается на шину 70 и принимается в регистр 33, а сумматорвычитатель 6 складывает с учетом пе реноса старшие разряды произведе-. ний, хранимые в регистрах 4 и 72, и результат записывается в регистр 74, Далее действия аналогичны четвертомутакту. 45 В девятом такте содержимое регистра 74 переписывается в регистр 26, а его порядок 1 (количество незначащих Разрядов перед первым значащим ) с выхода шифратора 18 записывается в регистр 19 и поступает на вход кода сдвига сдвигателя 25. В этом же такте в регистр 37 записывается следующий усредняемый операнд Т, Далее действия выполняются аналогично пятому такту. В десятом такте происходит нормализация результата: он сдвигается на 1 разрядов в сторону старших 6 12разрядов и окончательный результатА2 ф (1-1/т ) + 10/т принимаетсяв регистр 5 и поступает на выход 24устройства. Далее действия выполняются аналогично шестому такту для1и Аи аналогично второму тактудля 1 и А. Далее вычисления продолжаются аналогично с периодом четыретакта. Формула изобретения Устройство для быстрого преобразования Фурье, содержащее умножитель, регистр числа, регистр коэффициента, первый и второй регистры результата, сумматор-вйчитатель, первый регистр адреса, блок памяти весовых коэффициентов,блок сдвига, блок памяти значений встроенных функций, первый, второй и третий трехстабильные ключи, первый, второй, третий и четвертый мультиплексоры, шифратор порядка и регистр порядка, блок сравнения, элемент ИЛИ, синхронизатор и блок регистровой памяти, первый выход которого подключен к первому информационному входу первого мультиплексора, первый выход которого подключен к первому входу сумматора-вычитателя, выход регистра коэффициента подключен к первому входу умножителя, второй вход которого подключен к внходу регистра числа,. информационный вход которого подключен к выходу первого ключа с трехстабильным состоянием, информацион- ным выходом устройства является выход первого регистра результата, информационный вход которого подключен к выходу второго мультиплексора, выход первого регистра адреса подключен к адресному входу блока памяти весо- вых коэффициентов, выход которого подключен к первому информационному входу третьего мультиплексора, при этом блок сдвига содержит сдвигатель и регистр старших разрядов, выход которого подключен к входу старших разрядов сдвигателя, причем выход блока памяти значений встроенных Функций соединен. свыходами второго и третьего трехстабильных ключей и подключен к информационному входу регистра старших разрядов блока сдвига, выход шифратора порядка подклнг чен к информационному входу регистра порядка, к первому входу блока сравнения, второй вход которого подключен к выходу регистра порядка, вход разрешения записи которого подключен к выходу элемента ИЛИ, информационный вход третьего трехстабильного ключа является входом задания5 порядка устройства, входами запуска и задания режима работы которого являются соответственно входы запускаои установки синхронизатора, вход признака которого подключен к выходу знакового разряда сумматора-вычитателя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены первый и второй входные регистры, пятый, шестой и седьмой мультиплексоры, второй регистр сдвига, а в блок сдвига введен регистр младших разрядов операнда, выход которого подключен к входу младших разрядов сдвигателя, блока сдвига, при этом выход второго регистра адреса подключен к адресному входу блока памяти значений встроенных функций, выход которого соединен с пер вым выходом блока регистровой памяти и подключен к второму информационному входу третьего и первым информационным входам второго и четвертого мультиплексоров, входы шифратора порядка и информационному входу регистра младших разрядов операнда блока сдвига, выход сдьигателя которого подключен к второму информационному входу второго мультиплексора и35 первому информационному входу пято 10 го мультиплексора, выход которого соединен с выходом четвертого мультиплексора и подключен к третьему информационному входу третьего мультиплексора, информационному выходу регистра числа, первому информационному входу блока регистровой памяти, информационному входу первого регистра адреса и второму информационному входу первого мультиплексора, второй информационный вход четвертого мультиплексора соединен с вторым информационным входом блока регистровой памяти и подключен к выходу сумматора 50 вычитателя, третий информационный вход блока регистровой памяти соединен с третьим инфорчщионным входом первого мультиплексора и подключен к выходу старших разрядов второго регистра результата, четвертый инфор 55 мационный вход первого мультиплексора соединен с первым информационным входом шестого мультиплексора и подключен к третьему выходу блока регистровой памяти, четвертый выход которого подключен к второму информационному входу шестого мультиплексора, выход которого подключен к второму входу сумматора-вычитателя, вход умножителя подключен к информационному входу второго регистра результата, выход младших разрядов которого подключен к информационному входу первого трехстабильного ключа, выход регистра порядка является выходом порядка устройства и подключен к входу кода сдвигателя блока сдвига, информационный вход первого регистра адреса является входом задания адреса устройства, информационным входом которого является информационный вход первого входного регистра, выход которого подключен к первому информационному входу седьмого мультиплексора и информационному входу второго входного регистра, выход которого подключен к второму информационному входу седьмого мультиплексора, выход которого подключен к информационному входу второго трехстабильного ключа и с вторым и третьим информационными входами соответственно без сдвига и со сдвигом на один разряд в сторону младших разрядов пятого мультиплексора, выход блока сравнения подключен к первому входу элемента ИЛИ, группы выходов синхронизатора с первой по гестую подключены соответственно к группе входов синхронизации блока регистровой памяти, группа входов выборки зоны блока памяти весовых коэффициентов, группа управляющих входов сумматора-вычитателя и группы управляющих входов третьего, пятого и первого мультиплексоров, выходы синхронизатора с первого по десятый подключены соответственно к входам разрешения записи первого и второго регистров, регистра числа, регистра коэффициента, второго и первого регистров результата, первого и второго регистров адреса, регистра старших разрядов операнда и регистра младших разрядов операнда блока сдвига, выходы синхронизатора с одиннадцатого по шестнадцатый подклю чены к установочным входам регистра старших разрядов операнда и регистра младших разрядов 1операнда блока сдвига, управляющими входами второго, четвертого, шестого и седьмого мультиплексоров, выходы1 О 15 20 синхронизатора с семнадцатого подвадцать третий подключены к нходамразрешения выдачи информации соответственно второго, первого и третьеготрехстабильных ключей, пятого ичетвертого мультиплексоров, блока памяти значений встроенной функции ирегистра порядка, а двадцать четвертый выход синхронизатора подключен квторому входу элемента ИЛИ, причемблок регистровой памяти содержит фвходной и выходной мультиплексоры,первый, второй, третий и четвертыйрегистры, информационный вход первого регистра является третьим информационным входом блока, а выход перного регистра является третьим выходом блокаподключен к первому информационному входу входного мультиплексора, выход которого подключенк информационному входу второго регистра, выход которого является четвертым выходом блока, первым информационным входом которого являютсясоединенные между собой второй информационный вход входного мультиплексора и информационный вход третьего регистра, выход которого являетсяпервым выходом блока и подключен кпервому информационному входу выходного мультиплексора, выход которогоявляется нторым выходом блока, вторым информационным входом которогоявляются соединенные между собойтретий информационный вход входногомультиплексора и информационный входчетвертого регистра, выход которогоподключен к второму информационномувходу выходного мультиплексора, тактовые входы с первого по четвертыйрегистров, управляющий вход выходного и перный и второй управляющиевходы выходного мультиплексоров являются соответственно с первого по седьмой входами синхронизации группыблока,1524066Составитель А. Баранов Редактор, А. Шандор Техред И,Хрданич Корректор Э, Лоичакова Заказ 7045/51 Тираж 668 Подписное ВНИИПИ Государственного комитета ло изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101