Цифровой линейный интерполятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 14344 С 05 В 19/18 РСТВЕННЫЙ КОМИТЕТ СС АМ ИЗОБРЕТЕНИЙ И ОТКР о хр ч хх,х.88.ицкий юл. У 40 лит ехниче ий инсти А,Н;РоманюТ,Ободник(0888)видетельство05 В 19/18,детельство СС06 Р 1520,973. ИНТЕРПОЛЯТОР тся к автома ехнике и мовыводных гралинейными и истрации, в правлением, ейные или матистров 2 и 3 адших раэрядо дхи бусо правления пред ации работы ф-лы, 5 ил.выходов рег чения И мп приращений ы кото тупают зн стройства.апение быстро Цифровой ли спечивает на координатны ответственнназначен дл интерполято синхро 1(54) ЦИФРОВОЙ ЛИНЕЙНЫЙ (57) Изобретение относи тике и вычислительной т жет быть использовано в фических устройствах с матричными органами рег станках с программным у в которых применяют лин ричные исполнительные у Цель изобретения - повь действия интерполятора. нейный интерполятор обе хождение многоразрядных приращений, которыми аппроксимирован заданный отрезок прямой, за один интерполяционный такт, Он содержит блок управления 1, регистры 2, 3 координатных приращений, блок 4 постоянной памяти, двоичные умножители 5, 6, триггеры 7, 8, регистры 9 и 10. Значения младших разрядов М-разрядных координатных приращений запоминаются в регистрах 2 и 3, М-И старших разрядов координатных приращений поступают на адресные входы блока 4 постоянной памяти, с выходов которого 2 - 1 разрям-чдов многоразрядных приращений записываются в регистры 9 и 10. Младший щразряд 2 м -разрядных приращенийм рформируется Я-раврядиьях двоичимм ум- Я носителем 5 и И-разрядным двоичным умножителем 6, на информационные вхо-2 е" ЗО 4 О 50 вых исходных данных. Изобретение Относится к автоматике и вычислительной технике и можетбыть использовано в выводных графических устройствах с линейными и матричными органами регистрации, станках с числовым программным управлеНием, в которых использованы линейные или матричные исполнительные органы.Цель изобретения - повышение. быстродействия.На Фиг. 1 представлена структурнаясхема предлагаемого цифрового линейного интерполятора; на Фиг. 2 - Функциональная схема реализации блока управления; на Фиг. 3 - временная диаграмма работы интерполятора; няФиг. 4 - распределение управляющихвоздействий по отношению к уровнямсигнала на выходе элемента И 24: наФиг. 5 - временная диаграмма работычетырехразрядного двоичного умножителя,ЦифровОЙ линейный интерполяторсодержит блок 1 управления,лервый2 и второй 3 регистры координатныхприращений, блок 4 постоянной памяти,первый 5 и второй 6 двоичные умножителие первый 7 и второй 8 триггерыпервый 9 и второй 1 О регистры (регистры многоразрядных приращений)входы 11-14, выходы 15-20 интерполятора.Блок 1 управления содержит генератор 21 импульсов, третий 1.е-триггер22, четвертый 1 е-триггер 23, первый24 и второй 25 элементы И счетчик26, формирователь 27 импульса повключению питания, третий элемент; .И 28.Блок 1 управления прецназначендля синхронизации работы устройства.Управляющий вход 11 блока 1 управлецния является входом "Пуск интерполятора. Выход блока 1 управлениясоединен с выходом 15 интерполяторя,По указанному выходу стробируютсямногоразрядные приращения, поступающие на выходы 17-20 интерполятора.Значения логической единицы на выходе 15 интерполятора сигнализирует одостоверности выходных данных ня выходах 17-20 цифрового интерполятора.По выходу 16 Формируется сигнал "Конец интерполирования". Наличие логической единицы ня выходе 16 интерполятора свидетельствует о воспроизведении в данный момент зядацного отРЕЗКа ПРЯМеОй СИГЦЯЛ ЛОГИЧЕСКОГО НУ- ля ця выходе устанавливает двоичные умножители в исходное состояние,Первый 2 и второй 3 регистры координатных приращений служат для приема и хранения И младших разрядов координатных приращений Лх и ду,определяющих заданный отрезок прямой. Значения приращений д х и Л у поступают по входу 13 интерполятора последовательно во времени. Запись И младших разрядов координатного приращения в регистр 2 координатного приращения производится единичным уровнем на входе 12 интерполятора. Запись 1 ее младших разрядов в регистр 3 координатного приращения производится единичным уровнем на входе 14 интерполяторя. Выходы регистра 2 координатных приращений подключены к информационным входам двоичного умно- жителя 5. Выходы второго регистра 3 координатных приращений подключены к информэционным входам второго дво - ичцого умножителя 6.Блок 4 постоянной памяти служитИ-И /И-Я для хранения 2 -1 разрядов 2 разрядных приращений, формируемых эя один интерполяционцый такт. Блок 4 постоянной памяти соединен адресными входами с Ме 1 старшими разрядами третьего информационного входя интерполяторя, по которому последовательно во времени поступают значения координатных приращений дх и ду.Первый 5 и второй 6 двоичные умножители служат для Формирования значенияМ-Ммладшего разряда 2 -разрядного приращения, формируемого за Один интерполяционный такт Выход двоичного умножителя 5 соединен с информационным входом триггера 7, который служит для Фиксации значения младшего разряда 2 е -разрядного приращения, Формируемого за один интерполяционный такт по координате х. Вьеход умножителя 6 соединен с информационным входом триггера 8, который служит для фиксации значения младшего разряда 2-разрядного приращеМ-Мния, Формируемого зя один интерполяционный такт по координате у.Регистры 9 и 10 служат для хранения 2 " -1 разрядов 2 -разрядногоМ-И н-юприращения по координатам х и у соответственно, Их значения остаются неизменными до момента поступлеция но 14344 О 6-разрядных приращений, Формируемых за один интерполяционный такт, в регистр 9 производится с выходов бло-. ка 4 постоянной памяти при наличии5 на его адресных входах Мстарших разрядов координатного приращения дх и поступлении сигнала логической единицы на вход 12 интерполятора. Заи-йпись значений 2 -1 разрядов 2 ф" - разрядных приращений, Формируемых за один интерполяциояный такт, в регистр10 производится с выходов блока 4 постоянной памяти прн наличии на его входах Мстарших разрядов координатного приращения ду и поступлениисигнала логической ециницы на вход 14 интерполятора.Генератор 2 импульсов служит для 2 О выработки последовательности импульсов, тактирующих работу блока 1 управления. Прямой выход генератора 21 импульсов соединен с первым входом первого элемента И 24 и управляющим 25 входом третьего триггера 22, а инверсный выход генератора 21 импульсов соединен с первым входом второго элемента И 25, Прямой выход третьего Р-триггера 22 соединен с вторыми 3 О входами первого 24 и второго 25 элементов И и вторым выходом 16 интерполятора, Указанный выход является выходом "Конец интерполирования отрезка". Сигнал логического нуля на втором выходе 16 интерполятора сигнализирует об окончании интерполирования заданного отрезка прямой и готовности интерполятора принять значения координатных приращений нового отрезка прямой. Выход второго элемента И 25 является первым выходом блока 1 управления и первым вы ходом 15 интерполятора. По указанному выходу стробируятся выходные мно горазрядные приращенияинтерполятора, Значение логической единицы на указанном выходе сигнализирует о достоверности выходных данных на третьем 17, четвертом 18, пятом 19 и шестом 20 выходах линейного интерполятора.Выход первого элемента И 24 является четвертым выходом бло-. ка 1 управления, Указанный выход подключен к управляющим входам первого 5 и второго 6 двоичных умножителей и управляющим входам первого 7 и второго 8 триггеров, а также к вычитающему входу счетчика 26, Счетчик 26 служит для Формирования импульса отрицательной полярности по окончанию воспроизведения заданного отрезка прямой. Вход записи в счетчик соединен с выходом четвертого Р-триггера 23, информационным входом третьего Р-триггера 22 и третьим выходом блока 1 управления, До поступления сигнала "Пуск" счетчик 26 находится в режиме записи содержимого информационных разрядов в счетчик, так как с прямого выхода четвертого триггера 23 поступает сигнал логического нуля, который является активным по отношению к сигналу записи в счетчик 26. На информационный вход счетчика 26 монтажным способом поступает значение 2формирователь 27 импульса повключения питания служит для выработки в момент включения питания импульса отрицательной полярности, устанавливающего третий 22 и четвертый 23 Р-триггеры в нулевое состояние.Выход формирователя 27 импульсов соединен с первым входом третьего элемента И 28 и В-входом третьегоР-триггера 22. Второй вход третьегоэлемента И 28 соединен с выходом пе"реноса счетчика 26. Выход третьегоэлемента И 28 соединен с В-входомвторого триггера 23. Третий Р-триггер 22 и четвертый Р-триггер 23 служит для присинхрониэации цикла интерполяции к переднему фронту импульсов, Формируемого генератором 21 импульсов, Управляющий вход четвертого Р-триггера 23 соединен с первым входом 11 интерполятора. Указанный вход является входом "Пуски интерполятора. Информационный входчетвертого Р-триггера 23 подключенк сигналу логической единицы,Интерполятор работает следующимобразом.В основе изобретения лежит возможность однозначного определения 2 "перемещений исполнительных органовили светящейся точки на экране (при отображении графической информации) за один интерполяционный такт. М - наибольшая разрядность координатных приращений, И - количество младших разрядов координатных приращенийДх и Ву, поступающих на регистры 2 и 3 координатных приращений.Для доказательства возможности одц-й нозначного определения 2 перемеТакт управляющий код 02 3 4 5 6 7 8 9 1 О 11 12 13 14 15 ОООО 0000 0000 0000 ООООЖ 0000 0000 0001 0000 0001 ОООО 0001 0000 0001 0010 0001 0001 ОООО 0001 0011 0100 0100 0100 0100 0100 0100 0101 0100 0100 0101 0100 0100 0101 0101 0111 1010 1010 1010 1000 1010 1010 1010 1010 101 1 1010 101 1010 1011 1010 1011 1011 1110 1110 1110 1100 1110 1110 1110 1101 1110 1110 5 4344 щений исполнительных органов или светящейся точки рассмотрим работу двоичного умножителя на примере четырех- разрядного двоичного умножителя, временные диаграммы работы которого для различных значений управляющего кода на его .информационных входах приведены на Фиг.5.На выходе двоичного умножителя Формируется последовательность импульсов, пропорциональная весам управляющего кода на его информационных входах, Если последовательность имДля нашего примера И = 4, а И = 2,Как видно из приведенной таблицы,эти группы идентичны при различныхзначениях управляющего кода в течениеы-и2 - 1 тактов входной частоты, т.е. пульсов, Формируемых на выходе двоичного умножителя за 2 тактов входМной частоты И - разрядность двоичного умножителя), разбить на 2 групп,М то каждая группа представляет последовательность импульсов, Формируемых на выходе двоичного умножителя за м-я .2 тактов входной частоты, так какм м-И И2 = 2 2 , На выходе четырехразрядного двоичного умножителя (Фиг,5) при различных значениях управляющего кода на его информационных входах Формируются следующие последовательности. ч-Ф для данного примера в течение 22-1 = 3 тактов входной частоты. Причем для управляющих кодов, в которых старшие М=2 разряды одинаковы, эти группы также одинаковы. Говершен 1434 О 6но очевидно, что воспроизвести указанные группы, эа исключением импульч-мсон н 2 -м такте можно при помощи блока постоянной памяти, на адресные5 входы которого поступают старшие М-И разрядов управляющего кода, Импульсы в 2 -м такте формируются,м.мИ-разрядным двоичным умножителем,на информационные входы которого посту пает И младших разрядов управляющего кода. Карта прошивки блока постоянной памят-: при ".1=4, И = 2 имеет следующий вид.Адрес Содержание 1500, ОООО 1 01010 10111 111В регистр 2 записывается И мпад ших разрядов М-разрядного координатного приращения 1 х. В регистр 3 записывается И младших разрядов И- разрядного координатного приращения йу. М-И старших разрядов координат ных приращений поступает на адреснье входы блока 4 постоянной памяти, С выходов блока 4 постоянной памятим-исчитывается 2 -1 разрядов многоразрядных приращений, которые записываются в регистры 9 и 10. В регистр 9м-йзаписывается 2 -1 разрядов многоразрядных приращений по координате х. В регистр 10 записывается 2 " -1 разрядов многоразрядных приращений по координате у. Указанные вьппе дей 35 ствия предшествуют процессу интерполяции и составляют цикл подготовки.При поступлении сигнала логической единицы на четвертый вход 11 ин терполятора на выходе 16 блокауправления появляется сигнал логической единицы. Наличие сигнала логической единицы на выходе 16 свидетельствует о воспроизведении н данный мо мент заданного отрезка прямой, На первом выходе блокауправления формируется последовательность импульсон, поступающая на управляющие входы умножителей 5 и 6 и триггеров 7 и50 8, На информационнь 1 е входы двоичного умножителя 5 поступают значения И младших разрядов координатного приращения д х. На информационные входы второго двоичного умножителя 6 поступают значения И младших разрядов координатного приращения й у, При переходе сигнала на управляющих входах двоичных умножителей 5 и 6 из состояния логического куля в состояние логической единицы на выходах двоичных умножителей 5 и 6 появляются значения сигналов, равные значениюи. ч2-го разряда многоразрядного приращения, формируемого за один интерполяционный такт, которые фиксируются н триггерах 7 и 8. При появлении сигнала логической единицы на выходе 15 интерполятора.многоразрядные приращения поступают на выход интерло. клятора.Через 2 тактов на выходе 6 интерполятора формируется сигнал "Конец интерполирования", который запрещает формирование последовательностей импульсов на выходе 15 интерполятора и третьем выходе блока 1 управления. На четвертом выходе блока 1 управления появляется сигнал логического нуля, устайавливающий двоичные умножители 5 и 6 в исходное состояние. Процесс интерполирования отрезка закончен. Диаграммы работы интерполятора приведены на фиг.3,4Рассмотрим интерполирование отрезка прямой на числовом примере (описывается канал х, канал у работает аналогично). Пусть 1 х = 1011, М=4 и М = 2, На адресные входы блока 4 постоянной памяти поступает код 10. По укаэанному адресу хранится код 101, При поступлении сигнала логической единицы на вход 12 интерполятора указанный код записывается в регистр 9. Младшие И=2 разряды координатного приращения записываются н регистр 2 координатных приращений. С выходов регистра 2 указанные разряды поступают на информационные входы первого умножителя 5, т.е. на информационные входы умножителей 5 поступает код 11. Разрядность умножителя 5 для данного случая равна двум. При поступлении сигнала "Пуск" на вход 11 интерполятора на управляющий вход двоичного умножителя 5 начинает поступать последовательность импульсов с третьего выхода блока 1 управления. На ныходе двоичного умножителя 5 за 2 = 24 такта формируется следующая последовательность 1110. Так как указанная последовательность с выхода триггера 7 поступает на выход 17 интерполятора,м-нкоторый является 2 -м разрядом многоразрядного приращения, то на выходах 17,18 интерполятора за 2 = 4 такта формируется следующая последовательность;10111101 1101 1, 101, 0 ,)где значения, отмеченные формируются на выходе двоичного умножителя.Данная последовательность соответству ет последовательности, Формируемойдвоичным умнощителем за 2 = 2м к16 тактов входной частоты,Информационная емкость (бит) блокапостоянной памяти рассчитывается последующей формуле:(Я-й 1м.мК=2Ф ми, ми2 12 -11 при организации 2 " х 2 -1 раз рядных слов.По включению питания на выходе блока 27 формируется отрицательный импульс, устанавливающий третий 22 и четвертый 23 0-триггеры в нулевое 2 О состояние. Счетчик 26 находится в режиме записи содержимого информационных разрядов в счетчик, так как с прямого выхода четвертого Р-триггера 23 на установочный вход счетчика поступает сигнал логического нуля, который является активным по отношению к сигналу записи в счетчик 26. На информационный вход счетчика 26 монтажным способом поступает значение 2. При поступлении сигнала логической единицы на первый вход 11 цифрового линейного интерполятора четвертый В-триггер 23 устанавливается в состояние логической единицы, разрешая тем самым работу счетчика35 26 в счетном режиме, Кроме того. указанный сигнал поступает на третий выход блока 1 управления и разрашает работу первого 5 и второго 6 дво- О ичных умножителей. Передним Фронтом импульса, поступающего с прямого выхода генератора 21 импульсов, третий Р-триггер 22 устанавливается в состояние логической единицы, поскольку на его информационный вход поступает сигнал логической единицы с выхода четвертого Э-триггера 23. Описанные выше действия обеспечивают строгую присинхронизацию цикла интерполяции к переднему фронту импульсов, Форми 5 О руемого генератором 21 импульсов, после поступления сигнала логической единицы на первый вход 11 интерполятора, который является входом "Пуск" интерполятора. С каждым импульсом с выхода генератора 21 импульсов при единичном значении третьего В-триггера 22 значение четчика 26 уменьшается на единицу, При переходе счетчика 26 с нулевого состояния в 2,где и - разрядность счетчика, на еговыходе переноса Р формируется импульсотрицательной полярности, которыйустанавливает четвертый Р-триггер23 в состояние логического нуля, Споявлением переднего фронта импульсас генератора 21 импульсов третий Ртриггер 22 такще устанавливается всостояние логического нуля, запрещая прохождение импульсов на выходыпервого элемента И 24 и второго элемента И 25, Кроме того, сигнал логического нуля с выхода третьего Этриггера 22 поступает на второй выход 16 интерполятора, сигнализируяоб окончании интерполирования заданного отрезка. Число импульсов, сформированных с выходов первого 24 ивторого 25 элементов И за интерполяционный цикл, равно 2. ф о Р м У л а и 3 о б р е т е и ицифровой линейньгй интерполятор, содержащий первый и второй регистры координатных приращений первый двоичный умнощнтель и второй двоичный умнощитель,информационные входы которого подключены к выходам второго регистра координатных приращений, входы которого соединены с И младшими разрядами третьего М-разрядного информационного входа интерполятора и с входами первого регистра координатных приращений, выходы которого подключены к информационным входам первого двоичного умнощителя, о т - л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены блок управления, блок постоянной памяти, первый и второй триггеры, первый н второй регистры, управляющий вход второго регистра соединен с управляющим входом второго регистра координатных приращений и с первым входом интерполятора, второй вход которого подключен к управляющему входу первого регистра координатных приращений и к управляющему входу первого регистра, информационный вход которого соединен с информационным входом второго регистра н выходом блокапостоянной памяти, адресные входы которого подключены к .1 старшим разрядам третьего информационного входа интерполяторя, четвертый входкоторого соединен с входом блока управления, первый и второй выходы которого подключены соответственно кпервому и второму выходам интерполя 5тора, третий выход которого соединенс выходом первого триггера, информационный вход которого подключен к выходу первого двоичного умножителя,управляющий вход которого соединен с 10управляющим входом второго двоичногоумножителя, с управляющим входом первого и второго триггера и третьим выходом блока управления, четвертыйвыход которого подключен к установочным входам первого двоичного умнозглтеля и второго двоичного умножителя,выход которого соединен с информационным входом второго триггера, выходкоторого подключен к четвертому выходу интерполятора, пятый и шестой выходы которого соединенысоответственно с выходами первого и второго регистров,2, Интерполятор по п,1, о т л и - 25ч а ю щ и й с я тем, что блок управления содержит генератор импульсов,третий и четвертый триггеры, первый,второй и третий элементы И, счетчикимпульсов, содержащий информационные ЗОвходы, формирователь импульса по включению питания, выход которогосоединен с первым входом третьегоэлемента И и с установочным Я-входомтретьего Л-триггера, выход которогоподключен соответственно к вторымвходам первого и второго элементовИ и второму выходу блока управления,,первый выход которого соединен с выходом второго элемента И, первыйвход которого подключен к инверсномувыходу генератора импульсов, прямойвыход которого соединен с управляющим входом третьего Р-триггера ипервым входом первого элемента И,выход которого подключен к пятому выходу блока управления и вычитающемувходу счетчика, выход переноса которого соединен с вторым входом третьего элемента И, выход которого подключен к установочному Н-входу четвертого Э-триггера, информационныйвход которого соединен с выходом логической единицы, а выход подключенк информационному входу третьего Этриггера, установочному входу счетчика и четвертому выходу блока управления, вход которого является четвертым входом интерполятора и соединенс управляющим входом четвертого Ртриггера.1434406 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 11 О 1 ,1110 1111 Составитель И.ц 1 вецТехред М,Ходанич Корректор М,Пожо Редактор А.Маковская Подписное Тираж 866 В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д, 4/5