Устройство для управления многокоординатным оборудованием
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
4 СОЮЗ СО 8 ЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 427334 6 05 В 19/41 РЕТЕНИ КДВ ическии инисо ьство СССР /18, 198.629,АВЛЕНИЯ МИЕМтся к туправлени ехн ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ КОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ УПКООРДИНАТНЬИ ОБОРУДОВА(57) Изобретение относчислового программного станками. Целью изобретения является повышение производительности оборудования за счет снижения выходной частоты, Устройство содержит вычислительный блок - ЭВМ 1, рассчитывающий многоразрядные коды приращений координат, канал связи 2, блок управления 3, три координатных канала 5,6,7, осуществляющих линейную микроинтерполяцию приращений, и канал 4 времени цикла интерполяции. Устройство позволяет изменять программно время цикла интерполяции, что снижает неравномерность выходных импульсов, уменьшает ограничения на скорость подачи станкас с ЧПУ и повышает его производитель- Я ность. 1 з.п. ф-лы, 7 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах числового программного управления.Цель изобретения - повышение производительности оборудования за счетснижения выходной частоты,На фиг.1 приведена структурная схема предлагаемого устройства; на 10фиг.2 - схема блока управления; нафиг.3 - схема делителя с переменнымкоэффициентом деления; на фиг.4 схема делителя частоты; на фиг.5 схема преобразователя кода; нафиг.6 15и 7 - временные диаграммы, поясняющие работу устройства в целом и делителя частоты,Устройство управления многокоординатным оборудованием содержит вычислительный блок 1 (ЭВМ) с каналом2 связи, блок управления 3, каналвремени цикла 4, три аналогичные канала координат Х, 7 соответственно5, 6, 7, буферный 8 и рабочий 9 регистры времени цикла, генератор им-,пульсов 10, делитель с переменным коэффициентом деления 11, в каждом координатном канале буферный 12 и рабочий 13 регистры приращения координаты, преобразователь кода 14 и делитель частоты 15, в составе вычислительного блока 1 (ЭВМ) центральныйпроцессор 6, оперативное запоминающее устройство (ОЗУ) 17, постоянноезапоминающее устройство (ПЗУ) 18, устройство управления вводом-выводом19, устройство ввода программ 20,устройство управления пультовым терминалом 21, пультовой терминал 22.Устройство содержит также линию сброса 23, линию таймера 24, шину 25, линии связи 26, 27. Блок управления 3содержит канальные приемники 28, элементы И 29, 30, триггеры 31, 32, 33, д 5элемент задержки 34, шинный формирователь 35, дешифратор 36. Делитель спеременным коэффициентом деления 11содержит первый 37 и второй 38 счетчики импульсов. Делитель частоты 15содержит три элемента И с инверсией39, 40, 41, счетчик 42, элемент задержки на КС-цепи 43, инвертор 44.Преобразователь кода 14 состоит изпервого 45 и второго 46 счетчика импульсов. Делитель частоты 15 имеетвходы 47, 48.Входы буферных регистров 8, 12 соединены шинами с линиями данных - адреса канала 2 ЭВМ 1, выходы - с входами рабочих регистров 9, 13. Первыевходы преобразователя кода 14 шийойсоединены с первыми выходами рабочихрегистров координат 13. Первйй входделителя частоты 15 связан . линиейч,с выходом преобразователя кода 14, ас выходов сигналы поступают на выходинтерполятора: Первые входы делителяс переменным коэффициентом деления 11шиной связаны с выходами рабочего регистра времени цикла 9, второй вход -с выходом генератора 10, Выход делителя с переменным коэффициентом деления 11 подключен к преобразователямкода 14 каждого координатного канала.Выходы блока управления подключенык буферным регистрам 8, 12, а входы -к каналу 2 ЭВМ 1.Устройство работает следующим образом,После включения устройства управления многокоординатным оборудованиемЭВМ 1 вырабатывает сигнал сброс, покоторому обнуляются буферные 8, 12 ирабочие 9, 13 регистры, автоматическизапускается программа, хранящаяся вПЗУ 8. Сигналы на первых выходахпреобразователей кода 14 и выходахделителей частоты 15 отсутствуют.Через фиксированные промежутки времени на втором выходе преобразователейкода 14 вырабатывается сигнал началацикла интерполяции. Этот сигнал полинии 24 осуществляет запись информации из буферных регистров 8, 12 врабочие 9, 13, а также поступает вканал 2 ЭВМ 1 на линию таймера. Первоначально прерывание программы блока1 запрещено и реакция блока 1 на сигнал по линии таймера отсутствует.По командам оператора, подаваемымс пультового терминала 22, сначалавводится управляющая программа (УП)ЧПУ с устройства ввода лрограмм 20,производится ее синтаксический контроль, Затем производится пуск интерполяции. Разрешается прерывание программы. По каждому сигналу на линии24 (линии таймера в канале 2) ЭВМ 1загружает буферные регистры 12 многоразрядными приращениями координат нбуферный регистр 8 многоразрядным кодом, определяющим в конечном счете,интервал выдачи сигналов по линиисвязи 24, Загружаемые величины рассчитываются ЭВМ 1 по алгоритмам линейной или круговой интерполяции с142733 многоразрядными приращениями в течение предыдущего цикла интерполяции. Содержимое буферного регистра времени цикла изменяется только к концу уча 5 стка интерполяции (кадра интерполяции) для снижения неравномерности. Отметим также, что по сигналу на линии 24 информация из буферных регистров 8, 12 будет переписана в рабочие 10 прежде, чем произойдет загрузка первых от блока 1. Это определяется временной задержкой в ЭВМ 1 на сигнал прерывания по.линии таймера, Буферные регистры 8, 12 предназначены для воэ можности быстрой загрузки информацией рабочих регистров 9, 12 за один такт генератора 101. Приращения координат из рабочих регистров 13 за время циклапреобразуются в унитар ный код преобразователями кодов 14. Делитель частоты 15 снижает неравномерность следования импульсов в течение цикла интерполяции путем деления на четыре, а также переключает им- .- 25 пульсы на выход в положительном или отрицательном направлениях в зависимости от состояния старшего бита регистров 13, прямой и инверсйый выходы которых соединены с входами 47, 48 30 делителей частоты 15. Координатные каналы вместе осуществляют линейную микроинтерполяцию приращении по принципу двоичных умножителей. Однако скорость микроинтерполяции будет зависеть от двух факторов - величины кодов в регистрах приращений и выходной частоты делителя с переменным коэффициентом деления 11, которая при постоянной частоте генератора 10 за висит от содержимого регистра 9. Работа устройства поясняется временными диаграммами на фиг.б и 7. Для наглядности принято; что за время цикла Е делителем с переменным коэффи циентом деления 6. вырабатывается 32 импульса, а в рабочем регистре приращения координаты хранится число 17На фиг,2 приведен пример реализации схемы блока управления. Канальные 50 приемники 28 предназначены для усиления и инверсии сигналов канала. На элемент И 29 поступают 3-12 разряды адреса-данных и сигнал ВУ - внешнее устройство, который является логиче-. ским объединением по И сигналов на линиях 13-5 адреса данных, вырабатывается блоком 1 и обозначает, что пропроисходит обращение к .внешнему уст 44ройству. Для регистров 8, 12 выбраны адреса 177760-77776 (восьмеричные числа), При обращении к этим адресам в адресной частиц цикла обмена с блока 1 на Р-вход триггера 31 поступаетСигнал СИА, вырабатываемый центральным процессором, 16 при передаче адреса, фиксирует факт выборки устройства в триггер 31, а также адрес регистра в триггерах 32, 33. При передаче данных центральным процессором вырабатывается сигнал вывод, который при условии выборки устройства через элемент И 30, элемент задержки 34, шинньй формирователь 35 поступает в канал 2 блока 1 и подтверждает выборку, а также включает дешифратор 36, В зависимости от значений лйний ДА 02, ДА 01 на одной из четырех выходных ли" ний дешифратора 36 появляется сигнал, по которому будет произведена запись данных в один иэ четырех буферных регистров 8, 12, Элемент задержки 34 необходим для надежной записи данных из канала .2 ЭВМ 1 в буферные регистры еНа фиг.3 приведен пример реализации схемы делителя с переменным коэффициентом деления 1. Он состоит иэ последовательно соединеньъгх счетчиков 37 и 38. По линия 26 на первый счетчик поступают импульсы с генератора импульсов 10, по шине 27 - код числа Х, определяющий выходную частоту на линии 27. По каждому выходному импульсу производится запись параллельного кода из буферного регистра времени цикла в счетчики 37 и 38Н по шине 25. Поэтому Евых = г ф256 где г - частота генератора,На фиг,4 приведена схема делителячастоты 15, содержащая элементы И синверсией 39-41, счетчик 42, элементзадержки на КС-цепи 43 и инвертор 44.Делитель частоты 15 делит на четыревыходную частоту преобразователя кода14 для снижения неравномерности, атакже распределяет импульсы по двумканалам в зависимости от знака приращения. Особенностью схемы является то,что при изменении знака приращенияинформации, хранимая в счетчике, нетеряется и правильно отрабатывается.По линии 49 поступают сигналы из преобразователя кода 14. Если приращение положительно, то на линии 47, ""1", а на линии 48 - "0", счетчик работает на суммированиеПри отрицательном знаке приращения на линии 47 - "О", на линии 48 - "1" и счетчик работает на вычитание. После выдачи каждого импульса на выходХ или -Х в счетчик 42 записывается в режиме параллельной записи число 1011 (одиннадцать), При этом на выходах -Х и тХ - "1", на входе Ъ счетчика 19 " также "1", С приходом четвертого импульса на линии +Х появится уровень "О", Через время задержки, определяемое КС-цепью, на вход У счетчика 42 поступит сигнал "0", устанавливающий счетчик 42 в состояние 1011, При отрицательном знаке приращения счетчик работает на вычитание и с прихо - дом четвертого импульса нулевой уровень появится на линии -Х. В остальном - аналогично предыдущему случаю. Таким образом, выходные сигналы устройства передаются в приводы уровнем "0", Работа схемы при изменении знака приращения демонстрируется диаграммой на фиг.б. В предлагаемом примере изменение знака наступило в тот момент, когда в счетчике 42 хранилось число 12, В этом случае на линии -Х появится сигнал только с приходом пятого импульса, появившегося после перемены знака приращения. Таким образом, исключается потеря информации при перемене знака приращения.На фиг.5 приведена схема преобразователя кода 14. Схема содержит два счетчика 45 и 46. По линии 27 поступают импульсы иэ делителя с переменным коэффициентом деления 11. На выходе А 1 счетчика 46 эа время цикла появится число импульсов, задаваемое кодом из рабочего регистра. Эти выходы соединены с делителями частоты 15. На линии 24 появляется сигнал начала рабочего цикла через каждые 4096 импульсов, по которому заполняется рабочие регистры и прерывается программа ЭВМ 1.Регистры координатных каналов 13- разрядные. 1-12 разряды - приращение по координате в прямом коде, соединяются с 0-11 разрядами шины адреса- данных канала 2 ЭВМ 1, 13 разряд - знак приращения, соединяется с 15 разрядом адреса - данных. На преобразователь кода 14 поступают 12 разрядов кода, причем младшие разряды кода соединяются с нижними линиямина фиг,5, старшие - с верхними, Тринадцатый разряд регистров 13 (прямой и инверсный выходы) поступает на входы делителя частоты 15 по линиям 47, 48, Регистры времени цикла - восьмираэрядные, входы буферного регистра 8 соединены с 0-7 разрядами шины адреса - данных канала 2 блока 1. Время 10 рабочего чикла определяется формулой 256я где Ы - код в рабочем регистре време, ни цикла 9;- частота генератора 1 О,Пусть выбрано основное время циклаи рассчитан код, который будет выдаваться при расчете приращений по ал горитму интерполяции, Блок 1 производит интерполяцию с многоразряднымиприраЩениями, вычисляя приращения координат за базовое время цикла о .Способ интерполяции не имеет сущест венного значения. Напрыер, хорошиерезультаты дает расчет по формуламЭйлера при линейной интерполяции: Х Ъ: 2;= -0(9=). Ф30Х+= Х; +скН,=- У; +ЫЧ Н; 21 = 2 ч +(Х 2 Н ,горитм с чередованием порядка расчета приращений второго порядка, в котором для нечетных шагов применяются формулы:Н Е.+455 ф " =К Х", =Х,+где Х, К , 2 - координаты конечной точки;Ь - длина участка интерпол ляции; о(, Н;+ =Я;, , М Н;,=Л;с( Н = Л 2 приращения кокоординат Х, У, 2;- номер шага;Н., - перемещение по контуру интерполяции эа время цикла. Величиныох, о, Ы рассчитываются один раэдля всего участка интерполяции) кадраЧ 11), Разгон и торможение производится путем изменения Н.Для круговой интерполяции в плос кости высокой точностью обладает ал 1427334-й 2 где К - радиус интерполируемой окруж-.ности, звездочкой отмеченывспомогательные величины, невьдаваемые ЗВМ в микроинтерполятор; где П - скорость;302- базовое время цикла интерполяции.Методическая ошибка по радиусу. алгоритма круговой интерполяции не превышает величины Н /16 К 2.Контроль выхода в конечную точку производится по максимальной координате, Д М = М, - М, где М - конечное значение максимальной координаты; М - текущее значение максимальной координаты. Начальное значение макси 40 мальной координаты Ь М в кадре берется равным значению приращения соот-. ветствующей координаты на последнем шаге интерполяции предыдущего кадра.45 Если разница между конечным и текущим значениями максимальной координаты меньше 2 ЬМ, то это означает, что будет рассчитываться .последний шаг интерполяции в кадре. Иначе производятся расчеты по алгоритму линейной интерполяции. При этом приращени . наибольше координаты будет также именоваться АМ,. Выдача приращений и базового кода И,. времени цикла интерполяции производится по сигналу на 55 линии таймера канала ЭВМ.При круговой интерполяции контроль выхода в конечную точку производится по контуру.Рассчитываетсявеличина А - расстояние от текущей точки интерполяции до конечной точки. Если А меньше модуля удвоенного кода скорости Н, то это означает, что будет производиться последний шаг кадра.Иначе - расчет по алгоритму интерполяции и вьдача по сигналу таймера.Величина А рассчитывается по приближенной формуле: А = Ч В +М 2 В + 0,38 М с точностью до 4 Е. где Б - соответствует координате, разность между текущим и конечным значениями которой по модулю больше, чем для другой координаты, которой соответствует числу М, т.е. всегда ВМ.На последнем шаге интерполяции для линейной и круговой интерполяции рассчитываются приращения, обеспечивающие точный выход по координатам в конечную точку. При этом для снижения скачка скорости рассчитывается кодА11 к Ик = И - , где Н, - базовыйНккод времени цикла; Нк - код скорости на предпоследнем шаге интерполяции.При линейной интерполяции А =Ь М Нк = Ь М расчеты по максимальной координате.Степень снижение неравномерности зависит от точности вычислений и разрядности регистра времени цикла. В данном варианте реализации неравномерность снижается в 8-12 раз.В устройстве для управления много- координатным оборудованием легко увеличить количество управляемых коорди"анат путем добавления соответствующего числа координатных каналов. При этом соответствующим образом должно быть увеличено количество выходов блока управлен я 3, что не представляетрудностиФормула изобретения1. Устройство для управления много- координатным оборудованием, содержащее вычислительный блок с каналомсвязи, генератор импульсов, а в каждом координатном канале - последовательно соединенные рабочий регистрприращения координаты и преобразователь кода, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности оборудования за счет сни;жения выходной частоты, в устройствовведены блок управления, буферный ирабочий регистры времени цикла, делитель с переменным коэффициентом деления, а в каждый координатный канал -буферный регистр приращения координаты и делитель частоты, первый вход:которого соединен с первым выходомпреобразователя кода, блок управлениясоединен шиной с каналом вычисли Отельного блока, первые входы буферныхрегистров каяцого координатного каналам и буферного регистра временицикла соединены шиной с линиями данных - адреса канала вычислительного 15блока, выходы буферных регистров - спервыми входами рабочих регистровкаждого координатного канала, первыевыходы преоб 1 азователей кода соединены с первыми входами делителей частоты, выходы которых подключены к выходам устройства, второй и третий выходы рабочих регистров соединены соответственно с вторым итретьим входами делителей частоты 25генератор импульсов подключен к пер"вому входу делителя с переменным ко"эффициентом деления, выход которогосоединен с вторыми входами преобразователей кодов каждого координатного у)канала, второй выход преобразователякодов одного из координатных каналовсоединены с вторыми входами рабочихрегистров каждого координатного канала и с первыми входами рабочего реги-.стра времени цикла, а также с линиейтаймера канала вычислительного блока,первый выход блока управления подключен к второму входу буферного регистра времени цикла, второй, третий ичетвертый выходы - к вторым входам буферных регистров координаты соответственно первого, второго и третьего координатных каналов, шина"Сброс" канала вычислительного блокаподключена к третьему входу буферного и к второму входу рабочего регистров времени цикла и к третьему входурегистров каждого координатного канала, выходы буферного регистра временицикла соединены с третьими входамирабочего регистра времени цикла, выходы которого подключены к вторымвходам делителя с переменным коэффициентом деления. 2. Устройство по п,1, о т л и ч аю щ е е с я тем, что делитель час-. тоты в каждом координатном канале содержит три элемента И с инверсией, инвертор, счетчик импульсов и элемент задержки, причем первые входы перво" го и второго элементов И с инверсией соединены с вторым и третьим выходами рабочего регистра приращения координаты соответственно, вторые входы соединены между собой и с выходом преобразователя кода, а выходы первого и второго элементов И с инверсией соединены соответственно с первым и вторым входами счетчика импульсов, первый и второй выходы счетчика импульсов соединены с первым и вторым входами третьего элемента И с инверсией соответственно и с выходами устройства, а выход - с входом элемента задержки, выхоД которого соединен с входом инвертора, выход инвертора соединен с входом инвертора, выход инвертора соединен с третьим входом счетчика импульсов./7 ОГРд/Юа/юр 1риыю РФг з иа ц в я а и а и и ю юо/в врон гг и ми иогвгззамдЫаР ЗолаюЬиад бюлай ЗыИ йод 15Лциилц 5 юер 4йаоКЮоюаФ Составитечь И ШвецТехред А, Кравчук Корректор Г.Решетник Редактор М,цовтин Заказ 4850/43 Тираж 866 Подписное В 11 ИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5
СмотретьЗаявка
4174805, 04.01.1987
ХАРЬКОВСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ ИМ. В. И. ЛЕНИНА
МУРЗА ВЛАДИМИР МАКСИМОВИЧ, РАИСОВ ЮРИЙ АБРАМОВИЧ, СЕРЕДКИН АЛЕКСАНДР ГЕОРГИЕВИЧ
МПК / Метки
МПК: G05B 19/418
Метки: многокоординатным, оборудованием
Опубликовано: 30.09.1988
Код ссылки
<a href="https://patents.su/9-1427334-ustrojjstvo-dlya-upravleniya-mnogokoordinatnym-oborudovaniem.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для управления многокоординатным оборудованием</a>
Предыдущий патент: Устройство для программного управления
Следующий патент: Устройство для измерения компонент кватерниона
Случайный патент: Устройство для ориентированной подачи бутылок