Устройство для быстрого преобразования фурье

(51)4 С 15 ПИСАНИЕ ИЗОБРЕТЕН ть ислгоритмовециализиГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССР480079, кл. С 06 Р 15/332, 1975.Авторское свидетельство СССР660057, кл. 6 06 Г 15/332, 1979. (54) УСТРОЙСТВО ДЛЯ БЫСТРОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ(57) Изобретение относится к вычислительной технике и может бь пользовано при реализации а спектрального анализа на сп рованных ЭВМ, Целью изобретения является увеличение быстродеиствия и точности. Поставленная цель достигается эа счет того, что устройство содержитарифметических блоков 2, - 2,блоков 1 - 11 определения вычетов и1блоков 3, - 3 памяти коэффициентов ( - число каналов), синхронизатор 5 и блок 4 восстановления результата. При этом блок определения вычетов содержит узел постоянной памяти, распре делитель импульсов и восемь элементов И. Блок восстановления результата содержит четыре регистра и четыре формирователя кода, каждый иэ которых включает в себя три узла постоянной памяти, шесть регистров, пять сумматоров, два регистра константы, два элемента НЕ, четыре элемента И.1290350зовано при реализации алгоритмов спектрального анализа на специализированных ЭВМ. 5Целью изобретения является увеличение быстродействия и точности.На фиг. показана блок"схема устройства; на фиг,2 - схема блока опре. деления вычетов и арифметического блока; на фиг.З - схема операционного блока; .на фиг.4 - схема блока восстановления результата; на фиг.5 и 6 - временные диаграммы работы уст- . ройства.15Устройство (фиг.1) содержит блоки 1-1 - 1-определения вычетов, арифметические блоки 2-1 - 2-1, блоки памяти коэффициентов 3-1 - 3-1, блок 4 восстановления результата, синхронизатор 5.Блок определения вычетов (фиг,2) содержит узел 6 постоянной памяти, распределитель 7 импульсов, элементы И 8-1-8-8.Арифметический блок (фиг.2) содержит элементы ИЛИ 9-1 - 9-8 и узлы 1 О- 0-8 памяти, объединенные в узлы 11-1, 11-2 храненияинФормации, элементы И 2-1, 12-2, 13-1, 13-2, элементы ИЛИ 14-1, 14-2, регистры 15-1 и 15-2, операционные узлы 16-1 и 16-2. Операционный узел (фиг.З) со . держит узлы 17-1 - 17-2 постоянной памяти, регистры 18-1 - 18-4, элементы И 19-1, 19-2, 20-1, 20-2, элементы ИЛИ 21 - 1, 21-2, элементы И 22-1, 22-2, 23-1, 23-2, элементы ИЛИ 24-1, 40 24-2, элементы И 25-1, 25-2, 2 б, 26-2. 45 К =: 1 о (1+05/е,)0 ссс 1КкОф 5(1 о 8,1 о,Б, - 1 о 8 6 -1 о 8 Е ).Ос ЕссК =:К, =В/6.Основное соотношение для опреде ления числа каналов / и Р имеетвид 1 ор Р1 о 8 +К +К -1Пусть 1 =6. Если выбрана системасчисления Р, 31;Р =29;Р =28;Р =27;Р ="25; Р =23, то У =390795300 и обес печивается О, =60 дБ (К, 10); К =8,Если выбрана система Р =63; Р "- =62; Р =61; Р =59; Р =55; Р =53, тоР= 40978178010 и при К,=10; К. =8; Изобретение относится к вычислительной технике и может быть испольБлок восстановления результата (фиг.З) содержит узлы 27" - 27-3 постоянной памяти, регистры 28-1 - 28-4регистр 29 константы, сумматоры 30 и31, операционные узлы 32-1, 32-2, каждый из которых включает в себя сумматоры 30 и 31, элемент НЕ 33,элементы И 34 и 35, регистр 36, Кроме того, в состав блока входит сумматор 37, регистр 38 константы, регистры 39-1 - 39-4 .При этом совокупность перечисленных вьппе узлов блока, кроме регистров 39-1 - 39-4, представляет собой формирователь кода, которых в составе блока восстановления четыре(4-1-4-4). Устройство БПФ в отличие от прототипа работает в непозиционной системе остаточных классов (СОК). Все исходные числа представляются в СОК целыми и положительными. Непозиционные системы счисления характеризуются отсутствием межразрядных связей, которые усложняют аппаратуру и ограничивают ее быстродействие. В СОК целые числа представляют в классе вычетов по модулям выбранной системы взаимно простых оснований Р , .РР1 йФ 5 э ,Р 1, поэтому все рациональные операции выполняются независимо и параллельно над числами каждого э-го разряда, При этом, если исходные числа хЕТпредставлены К, разрядами, то они разбиваются наК в , разрядных частей К =31 ое 2 Р 1, так что5К с К и числа з-го разрядах ( СТ = ( х сеР 5где )( - наибольшее целое, не превосходяшее усР - операция вычета по модулюРДиапазон представления чисел в СОК равен Р =П Р .,При этом, если Р5"максимально возможный результат вычисления по реализуемому алгоритму, то выполняется условие РП. Диапазон Э для БПФ определяется разрядностью входных чисел К = Э, /6, где В, - диапазон изменения входного сигнала, дБ; .разрядностью весовых коэффициентов К ; значащим количеством отсчетов Б, =Ы/2.Величина К выбирается исходя либо из точности дискретизации Е , либо из заданного отношения среднеквадратичного значения (СКЗ) ошибки к СКЗ сигнала Е , верхней границей является значение К =К,:20Тогда восстановленное число АСсз СзРРгде о числа неЭ=позиционной системы (остатки вычислений в з-м канале) .25Следует также подчеркнуть, что за ноль в СОК принимаются числа, равные Р/2. Все отрицательные числа (-х) в СОК равны (Р/2-х), а положительные (+х) равны в СОК (Р/2+х),В качестве примера рассмотрим реальное восьмиточечное преобразованиес модулями Р 2 ф Р 3 Рз=5. Р=7; Р =11. При этом Р=1310; Р/2 = =Р=155. Весовые коэффициенты М, 0;=7= О Н =7 Ч =0 =-7 35ф Ф, ф 3 4 ф 3 ф И =-10; Ю 1 =-7; а в СОК они имеют вйд Ч,=155; И, =162; У =165; У = =1162; У=155; И =1148; И 1145; Ч=148.Пусть есть данные х =20; х=10;2 х 21 ф х 1 Зф х 19х,=9. В СОК они имеют вид х,=1175;х,=1165; х =1178; х =167; х =1 Пб;х =1168; х =174; х =1164.В первом канале (Р, 2) образуютсясЪ 7 1 0 1 0 1 0 1 0;сх 1 1 0 1 0 0 0 О. В четвертом канале (Р =7)с), 0 0 3 0 0 0 4 0;сх) 6 3 2 5 0 6 5 2;ы. = с 26 = 5,4 1В пятом канале (Рз =11)саню,О 7 10 7 0 3 1 3сх 9 10 1 1 10 2 8 9- с 128)= 7,Р,=1155; 8, =1, ш, =1; С,=ш,Р=1155Р =770; Ь, =2; ш =2; С =1540,3 462 з =2 шз =3 Сз 138 бфРз=210; 5-=1, ш =1, С=210,Г: с 155.Ы, +540 Ы +1386 . += 384-344 = 40.Устройство БПФ-СОК работает следующим образом.Входные числа х 11 Т 3 через шинуданных поступают в блоки 1 определения вычетов, формирующих 1 параллельных каналов обработки чисел в классевычетов по выбранным модулям. Блоки1 строятся на базе узлов постояннойпамяти (ЦЗУ) 6, в которых каждое число на входе является адресом вычета,записанного в узел б на этапе программирования, Число х 1 МТЗ считываетиз узла 6 соответствующий вычетх (1 Т) . В узлах 6 во всех каналахкроме Рэ=62 должны быть записаны вы,четы х = сх 1 ТЗ,а во втором канале смодулем 62: х= сх(1 Т 3, +31, Поэтому навход узла 6 подаютсяне числа Р/2 ++х 1 Т 3, а 1 О-разрядные числа х(Т,т.е. при К;=1 О блоки определения вы 50 Б с 2 з ("256000), а при К,.=О Б = =10; Ы в2 ( " 65000) .Таким образом, в указанной систе-; ме можно реализовать БПФ для всех практически важных случаев. Макси-, 5 мально необходимое число каналов БПФ в СОК=б, а разрядность К б, Число каналов почти не завйсит от Б и определяется Р Е, и Е . Ограничение разрядности К . -6 дает возможность проведения операций слоДля примера вычисляют Р . Тогдах = с 1+О+О0) =1,Во втором канале (Р =3)сз 010 2 2 2 фЭсхз 2 1 2 0 01 О,Ад = сО+1+2+0+0+2+2+0)зВ третьем канале (Рз=5)сИ 0 2 0 2 0 3 0 3;сх)з 0 0 3 2 1 3 4 4;д. = сО+О+О+4+0+9+0+12 э =25)з =О. жения и умножения в каналах по таолицам, хранимым в ПЗУ. Восстановление результата (перевод чисел из СОК в позиционную систему счисления) проводится по следующему алгоритму. На этапе проектирования решаются сравнения ш В =1 (шоР ), где о = Р/РР, Далее находятся веса разрядов, с которыми восстанавливаются числа Сз = ш Р/Р .Для системы, имеющей з =6 и Р = 4097878010:четов могут строиться на базе серийных П ПЗУ, которые имеют объем памя 1 Оти 2 слов, Кроме того, блоки 1 содержат распределитель 7 импульсов (например трехразрядный счетчик с 5 дешифратором) и элементы И 8, Данные группируются по Н/8 чисел,При этом устройство не требует общепринятой двоичной инверсии, Данные делятся на две группы четных и нечетных номеров чисел: х (О), х (2), х (4), х (6), х (8), х (1 О), х (12) и х (1), х (3), х (5), х (7), х (9), х (11) а каждая из этих групп делится на четыре подгруппы:1) х(0), х(8), х(16)3) х(4), х(12), х(20)5) х(1), х(9), х(17)7) х(5), х(13), х(21) 20 50 55 2) х(2), х(10), х(18)4) х(6), х(14), х(22)6) х(3), х(11), х(19)8) х(7), х(15), х(23)Таким образом, первая подгруппа 25чисел с четными номерами записывается в узлы памяти (ОЗУ) 10-1, вторая - в 10-2, четвертая подгруппа чисел с нечетными номерами - в10-8. Узлы памяти имеют различный 30объем памяти: 10-1, 10-2 и 10-5,10-6 - по Н/4 слов каждая, а остальные - по Ю/8 слов каждая, Это связано с особенностью реализации алгоритма БПФ в вычислительном блоке,После записи массива чисел х1 Тв узлы памяти каждого канала начинается собственно процесс преобразования . На первых (Ь)-м шагах (Ь =1 о 8 Б) вычислительный блок отключен от СВР (не формИруется сигналТ и не открываются элементы 25 и26 И), выходы соединены с соответетвующими входами узла памяти 10-110-8 при подаче от блока управления 45сигналов Т Т 9, открывающих эле 69менты И 19, 20, 22, 23. СигналомМ =1(М=О) включены элементы И 12-1и 12-2, выключены 13-1 и 13-2 и обеспечивается одновременная работадвух операционных узлов 16-1 и 16-2.При этом узел памяти 11-1 подключен .к 16-1; а узел 11-2 - к 16-2, Для реализации при прореживании во времениоперации "бабочка" (С=А+31 и 0А-ВЫ ) в СОК в блоках 3-з програм 1;кмно формируются веса (Ю )рз (Р/2 ++ - ) и (К + - + 1) операций. При 2 2 к+ -Икэтом М ) (Ч ) аНК+ дсЧ р) р = с) рз, что и учтено соответствующим подключением к элементам 14-1 и 14-2 (фиг.2) входов 9-12, по которым подаются веса ( ), ( Ч ),к кК+1 К+1Ю ) ( Ч. Следовательно, в блоках 3-з дополнительно к известному алгоритму определяются вычеты весов (И ) по соответствующему модулю Р 6 (все веса - целые, они сдвинуты до определения вычета на К разряда вправо), а. также вес (Ч )р 5В схеме операционного узла (фиг.3) в программируемых узлах постоянной памяти 17-117-4 хранятся вычеты арифметических операций умножения, а в узлах 17-517-8 - вычеты арифметических операций сложения. Каждое из узлов 17 имеет объем памяти 2 5 словЯй разрядностью по К , В узле 17-1 по5адресу, соответствующему двоичному 2 К 5 -разрядному коду, составленномукиз слон (В)р 5 и 1 ), хранится результат (В 1 к)р 5 (аналогично для 17- 3), а в узле 17-2 по адресу, составленному стыковкой слов (В и (Ч ")р 5,Р 5 хранится результат (В Ч р 5 (аналогично дпя 17-4). Например, в канале с модулем Р =62, если В=001111 , а И = 010000 , то адрес будет 001111- 010000. По этому адресу хранится число (В 1 ) = (240) = 54 =10110 Аналогично в узле 17-5 и 17-7 по 2-К -разрядным адресам (А) (В ) храйятся вычеты (Ср 5 = А + + (ВМр 5, а в узле 17-6 и 1-8 хранятся вычеты (Д) Р = с(А+к+ (ВЧрз . Таким образом, время вЫ- полнения операциибабочка" в блоке 17 составляет 2 ТНа последнем шаге преобразования (при М=О, М=1) выключаются элементы И 12-1, 12-2, включаются элементы И 13- 1, 3-2, узлы памяти 10-1, 10-2,0-5, 10-6 подключаются к операцион" ному узлу 16-1. Выход 16-1 (его регистр 18) через элементы И 25, 26, открываемые сигналом Т = 1 подклю 1 о а чается к блоку 4, В блоке 4 в узле 27-1 хранятся априорные суммы з, " (ф 1, р 1+ А фар, в Узле 27-2 - ( 3 )са РасДф в Узле 27-3 - (з= (са+а р ), Регистры блока 4 обеспечивают койвейерный режим работы наЬ-м шаге, Вычеты (в.) в узлах 27-11и 27-2 подаются в логическую схему, состоящую из сумматоров 30 и 31 и двух элементов И 34, 35. Если в, + + в ( Р ( - Р хранится в регистре 29), то в знаковом разряде сумматора 31 единица, открыт элемент И 35 и сумма (в + в, считывается в регистр 38. Если же в + в выходят за пре 1делы Р, то в знаковом разряде сумматора 31 - ноль, открыт элемент 35 и число в + в - р(в + всчиЯ ртывается в регистр 38. Аналогично ра-. ботает узел 32-2. Специфическое представление "0" через Р/2 требует при восстановлении нормализации чисел. Из числа Р на выходе узла 32-2 выкчитается Р/2 (-Р/2 хранится в регистре 36) в сумматоре 3. Здесь же результат нормируется сдвигом запятой на К разряда влево. Четыре одинако-,ввых модуля СВР использованы для одновременной обработки 4-х чисел сА ", Ы,"с",с," с выхода каждого канала. Результаты преобразований РК Р , Р , Р, из регистров 39 считываются на выход устройства БПФСОК.Рассмотрим временные диаграммы работы устройства. Всего шагов преобразования Ь=1 ое М. На первых шагахйпреобразования от 1 до Ь - 1 в синхронизаторе сигнал М= (М=О), а на Ь-ом шаге - сигнал М=1 (М=О). Сигнал М=1 обеспечивает одновременное считывание восьми сигналов из всех узлов памяти (ОЗУ) сигналом Т . Формируемые одновременно сигналы Т явз ляются сигналами записи в регистр 15. Т и Тз запускаются от заднего фронта Т. Период импульсов синхронизации Т выбран так, что Т - ЗТ, Т - длительность импульсов синхронизации;Т. - время записи в регистр передачи данных;Т - время срабатывания ключей; Т - время обращения к ОЗУ; , Т, - время считывания из ОЗУ; Т - время записи в ОЗУ;Т, - время сложения;Т- время считывания из ПЗУ.При 1=, сигналы из ОЗУ записаны в регистр 15 и, следовательно, подключены к информационным входам узлов 17. При й й, от Т -импульса 2 запускается сигнал 1 выборки крис-лталла ПЗУ; Длительность Т такова,4что при с = С преобразование в ПЗУзакончено и результат преобразования 5 записывается в регистр 18 импульсамиТ во время от с, до й . При й результаты преобразования по восьмиточкам записаны в регистр 18, ПриС=с включается сигнал разрешения записи в ОЗУ. На первом шаге при Ь=1включаются по очереди элементы И 19и 23 импульсами Тб и Т в обоих операционных узлах 16-1 и 16-2. При этомсигналы от 19-1 через 21-1 записываются в узлы 10-1 (10-5), от 19-2 через 21-2 - в узел 10-2 (10-6), от23-1 через 24-1 - в узел 0-3 (10-7),от 23-2 через 24-2 - в узел 10-4(10- го8), Т ь и Тэ включаются последовательно при Е , ,Т ,й и т.д. на всех тактах первого нага. При Ь :, 2 подачаимпульсов Т,тв не меняется. Изменяется лишь логика подачи сигналов г 5 ТТз. На втором шаге при Ь = 2при С= включается Т, результатпреобразования считывается из 18-1,18-2 в 10-1, 10-2 (10-5, 10-6) . Прий=й включается Т результат преобразования считывается из 18-3,18-4через 20- 1, 20-2 снова в 10-1, 10-2,из 18-1, 18-2 через 22-1; 22-2 в узлы 10-3, 10-4 (10-7, 10-8) . При =с 35 включается Т , результат преобразования считывается.из 18-3, 18-4 сновав узлы 10-3, 10-4 (10-7, 10-8).Таким образом, на втором шаге форми руется последовательность импульсовТ Т,Т Т Т ТТ ТНа третьем шаге эта управляющая последовательностьимеет вид Т т, Тбт,твтвтвт эт,т, т,Т Т Т Т Т , на четвертом шагеи т.д. Йаконец, на (Ь) шаге включаются лишь Т и Т и число включеЬ 1ний каждого из них равно Б/8. Тогда 50после (Ь)-го шага результаты преобразований будут записаны только в узлы 10-1, 10-2 и 10-5, 10-6. Поэто.му объем памяти этих узлов составляет Б/4 слов в каждой секции. Объем памяти каждой из остальных узлов равен Б/8. Общий объем ОЗУ в каждом канале составляет 1,5 Н.На Ь-м шаге сигнал М=1, Выключены элементы И 12, включены элемен паУстройство для быстрого преобразования Фурье, содержащее(1 - число каналов) арифметических блоков, 50 блОк памяти коэффициентов и синхронизатор, выход которого подключен к адресному входу блока памяти коэффициентов и входам синхронизации 1 арифметических блоков, входы коэффи циентов с первого по четвертый первого арифметического блока подключены к выходам соответственно с первого по четвертый первого блока памяти И 13. Узлы 10-1, 10-2, 10-5, 10-6подключены к операционному узлу 16-1.Узлы ОЗУ 10-3, 10-4, 10-7, 10-8, регистр 15-2 и узел 16-2 на Ь-м шагене работают. Сигналы Т Т не форьмируются. Формируются сигналы ТТ . При этом сигнал Т на Ь-м шаге15начинает формироваться со сдвигом на12 тактов относительно импульсов Тсчитывания из ОЗУ. Итак, на Ь-м:шаге одновременно с преобразованиемведется восстановление результата.Импульсом Т четыре результата преобразования через 25, 26 одновременно подаются на узлы 4-1 - 4-4, К-й результат подается в узел 4-1, (К+1)-й -в узел 4-2 и т,д. Число входов каждого блока 4 равно 1 . При этом вычетырезультатов И-точечного преобразова 20ния от первого канала подаются навходы Ы модулей, второго канала -стретьего - Ы"-го - Ы,1 , Сигналом Тпри й=, включаются узел 27(Т( С - й ) . При й г. заднимфронтом ймпульса Т сигйал записан1%во внешний триггер (на выход) каждой ячейки регистров 28-1, 28-2,28-3. При = окончены переходные4процессы сложения в сумматорах 30 и31 (4 - 1 =Т, ) При С=С заднимфронтом импульса Т сигнал иэ 28-31 Зпереписан в 28-4 и сумма из сумматоров 30 или 31 - в регистр 38. ЧеРез- йв = Т, обРазУетсЯ сУмма 35Р в узле 32-2 и при С=й, заднимфронтом импульса Т сумма Р4 Кзаписана в регистр 38 узла 32-2.Через Т,= С - , результаты Р,Р ф Р к+ ф Р +3 нормализуются В сумматоре 37 и задним фронтом импульсаТ записываются в выходные регистры 39-1, 39-2, 39-3, 39-4,45Формула изобретения коэффициентов, о т л и ч а ю щ е ес я тем, что, с целью увеличения быстродействия и точности, в него введены 1 блоков определения вычетов,(8 - 1) блоков памяти коэффициентов иблок восстановления результата, вы- .ход которого является информационнымвыходом устройства, 1.-й (1=1,8) выход 1-го (1=1,1) блока определениявычетов подключен к входу -го операнда 1-го арифметического блока,1-й выход =1,4) результата которого подключен к соответствующему входу 1-й группы блока восстановлениярезультата, а входы блоков определения вычетов объединены и являются информационным входом устройства, выход синхронизатора подключен к входам синхронизации 1-го блока определения вычетов, блока восстановлениярезультата и адресному входу з-го(з=2,1 ) блока памяти коэффициентов,причем 1-й блок определения вычетовсодержит узел постоянной памяти, распределитель импульсов и восемь элементов И, выход узла постоянной па-.мяти подключен к первым входам элементов И с первого по восьмой, вторые входы которых подключены к выходам соответственно с первого повосьмой распределителя импульсов,тактовый вход которого объединен свходом чтения узла постоянной памяти и является входом синхронизацииблока определения вычетов, входом которого я:вляется адресный вход узлапостоянной памяти, выходы элементовИ с первого по восьмой являются выходами соответственно с первого повосьмой блока определения вычетов,при этом блок восстановления результата содержит четыре формирователякодов и четыре регистра, выходы которых объединены и являются выходомблока восстановления результата, входами 1-й группы которого являются входы группы 1-го формирователя кода,выход которого подключен к информационному входу 1 с-го регистра, тактовыйвход которого объединен с тактовымвходом К-го формирователя кода и является входом синхронизации блока -восстано:вления результата, причемформирователь кода содержит три узлапостоянной памяти, семь регистров,два регистра константы, пять сумматоров, четыре элемента И и два элемента НЕ, причем выходы первого, вто.7 Ру Ф7лу1Фмв 2 ююп уг 11 12903 рогои третьего узлов постоянной памяти подключены к информационным входам соответственно первого, второго 1и третьего регистров, выходы первого и второго сумматоров подключены к первым входам соответственно первого и второго элементов И, выходы которых подключены к первым информационным входам соответственно четвертого и пятого регистров, знаковые вы ходы третьего и четвертого сумматоров подключены соответственно, третьего сумматора - к второму входу первого элемента И и входу первого элемента НЕ, а четвертого - к второму15 входу второго элемента И и входу второго элемента НЕ, выходы первого и второго элементов НЕ подключены к первым входам соответственно третьего и четвертого элементов И, выходы20 которых подключены к вторым информационным входам соответственно четвер-того и пятого регистров, выходы третьего и четвертого сумматоров под, ключены к вторым входам соответственно третьего и четвертого элементов И, выход первого регистра подключен к первым входам первого и третьегосумматоров, выход второго регистраподключен к вторым входам первого итретьего сумматоров, выход первогорегистра константы подключен к третьему входу третьего сумматора и первому входу четвертого сумматора, выход четвертого регистра подключен кпервому входу второго сумматора ивторому входу четвертого сумматора,выход третьего регистра подключен кинформационному входу шестого регистра, выход которого подключен к второму входу второго сумматора и третьему входу четвертого сумматора,выход пятого регистра подключен к первому входу пятого сумматора, второй вход которого подключенк выходу второго регистра константы,выход пятого сумматора является выходом формирователя кода, входами группы которого являются адресные входыпервого, второго и третьего узловпостоянной памяти, управляющие входыкоторых объединены с тактовыми входами регистров с первого по шестойи являются тактовым входом формирователя кода.%1СВ гИ7 УР. б/Второй шаг(сЯ И1 у 1 дЮие.Х Т тщ44/48 Тираж 673 ВНИИПИ Государственного комитетпо делам изобретений и откры 113035, Москва, Ж, Раушская 9 Зак исное 5 водственно-полиграфическое предприятие,г.ужгород,ул.Проектная,4 Составитель А.Барановедактор Ю.Петрушко Техред Л.Сердюкова Корректор А.Обручар