Конвейерное устройство для деления итерационного типа

10 6 20 25 30 35 40 45 50 55 Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых арифметических устройствах.Целью изобретения является упрощение устройства,На Фиг. 1 представлена схема конвейерного устройства для деленияитерационного типа; на фиг. 2 - схема первого шифратора; на фиг. 3схема второго шифратора; на фиг. 4 -схема третьего шифратора; на фиг. 5 -схема сумматора с сохранением переносовКонвейерное устройство для деления итерационного типа (фиг. 1) содержит. регистр 1 делителя, регистр 2,делимого, шифраторы 3-5, коммутаторы 6.-13 кратного, сумматоры 14 и 15с сохранением переносов, сумматоры 1и 17 с распространением переносов,блоки 18-22 умножения, блоки 23-25формирования дополнительного кода,регистр 26 результата,Первый шифратор 3 (фиг. 2) содержит элементы И 27-55, элементы ИЛИ56-59. Второй шифратор 4 (Фиг. 3) содержит элементы И 60-86, элементы ИЛИ87-89, Третий шифратор 5 (Фиг. 4)содержит элементы И 90-100, элемент ИЛИ 101. Сумматоры 14 и 15 ссохранением переноса (Фиг. 5) содержат одноразрядные сумматоры 102Сумматоры 14 и 15 с сохранениемпереноса идентичны сумматорам известного устройства. Коммутаторы6-8, 10-12 кратного идентичны коммутаторам известного устройства ипри сигналах на первом, втором итретьем упРавляющих входах выполняютсоответственно передачу информациина выход со сдвигом, инверсно и безсдвига. Коммутаторы 9 и 13 кратногоидентичны коммутаторам известногоустройства и при сигналах на нулевом и втором управляющих входах выполняют соответственно передачу инФормации на выход инверсно или прямо,Конвейерное устройство для деле-.ния итерационного типа работает следующим образом,Для определенности примем разрядность делителя равной 48.На регистры 1 и 2 заносятся соответственно делитель и делимое, Шестьстарших разрядов делителя поступаютна шифраторы 3-5, Самый старший разряд (нулевой) нормализованного делителя Равен единице и в шифрации неучаствует. Шифраторы 3-5 формируютсигналы, управляющие Формированиемкратных,При помощи управляющих сигналовСД, НСД, ПП в коммутаторах 6-9 Формируются соответственно первое, второе, третье и четвертое кратные делителю числа, а в коммутаторах 1 О 13 - соответственно первое, второе,третье и четвертое кратные делимого,Сформированные четыре кратные делителю числа суммируются в допогкятельном коде на сумматоре 14 с сохранением переносов,как это представлено на фиг, 5, при этом сигналы ППдля первых трех кратных выполняютроль единицы дополнительного кода.Аналогично .суммируются четыре кратные делимому числа на сумматоре 15.После сложения результатов сумматоров с сохранением переносов на сумматорах 16 и 17 с распространением переносов образуются результаты первой итерации деления (ДТ 1). В результате первой итерации в старших разрядах ДТ 1 будет шесть нулей, либо шесть единиц.Во второй итерации в блоке 23 формирования дополнительного кода от 12 старших разрядов ДТ (не считая первого) формируется дополнительный код, на который в блоках 18 и 19 умножаются ДТ 1, и результат первой итерации преобразования делимого (ДМ 1), в результате чего образуются новые значения ДТ 2 и ДМ 2, причем ДТ 2 будет содержать после первого разряда 12 нулей или единиц,В третьей итерации в блоке 24 формирования дополнительного кода от 24 старших разрядов ДТ 2 (не считая первого) формируется дополнительный код, на который в блоках 20 и 21 умножают ДТ 2 и ДМ 2, в результате чего образуются новые значения ДТЗ и ДМЗ, причем ДТЗ будет содержать после первого разряда 24 нуля или единицы.В четвертой итерации в блоке 25 формирования дополнительного кода формируется дополнительный код, на который в блоке 22 умножается ДМЗ, и результат умножения записывается в регистр 26 результата, ДТЗ при этом на дополнительный код не умножается, так как результат умножения заранее известен и примет значение,равное единице, а делимое после чет-;вертой итерации примет значениечастного от деления исходных чисел. Ф о р м у л а изобретения ЭО Конвейерное устройство для деления итерационного типа, содержащее регистры делимого, делителя и резуль 30 тата, три блока формирования дополнительного кода, пять блоков умножения, два сумматора с сохранением переносов, два сумматора с распространением переносов, восемь коммутаторов кратного, три шифратора, при 15 чем первый шифратор содержит четыре элемента ИЛИ и двадцать девять элементов И, второй шифратор - три эле.- мента ИЛИ и двадцать семь элементов И, третий шифратор - элемент ИЛИ20 и одиннадцать элементов И, причем в устройстве первый вход первого блока умножения соединен с входом первого блока формирования дополнительного кода, выход которого сое 25 динен с первым входом второго блока умножения и вторым входом первого блока умножения, выход которого соединен с первым входом третьего блока умножения и входом второго блока формирования дополнительного кода, выход которого соединен с первым входом четвертого блока умножения и вторым входом третьего блока умножения выход которого соединен 35 с входом третьего блока формирования дополнительного кода, выход которого соединен с первым входом пятого блока умножения, выход и второй вход которого соединены соответственно с 40 входом регистра результата и выходом четвертого блока умножения, второй вход которого соединен с выходом второго блока умножения, выход регистра делителя соединен с инфор мационными входами коммутаторов крат. ного с первого по четвертый. выход регистра делителя соединен с информационными входами коммутаторов крат- НОГО с пЯтОГО пО Восьмой ВыхОДы 50первого и второго сумматоров с рас-. пространением переносов соединены соответственно с первым входом первого блока умножения и вторым входом второго блока умножения, выходы 55 коммутаторов кратного с первого по четвертый соединены с соответствующими входами слагаемых первого сумматора с сохранением переносов, выходы сумм и переносов которого соединены соответственно с. входами первого и второго слагаемых пергого сумматора с распространением переносов, выходы коммутаторов кратного с пятого по восьмой соединены соответственно с входами слагаемых второго сумматора с сохранением переносов, выходы сумм и переносов которого соединены соответственно с входом первого и второго слагаемых второго сумматора с распространением переносов, прямые выходы разрядов с первого по, шестой регистра делителя соединены соответственно с первыми входами соответствующих элементов И первого шифратора, второго шифратора и с первыми входами элементов И с первого по пятый третьего шифратора, выход седьмого элемента И и инверсный выход восьмого элемента. И первого шифратора соединены соответственно с первым и вторим управляющими входами первого и пятого коммутаторов кратного, прямой и инверсный выходы восьмого элемента И первого шифратора соединены с первыми входами переноса первого и второго сумматоров с сохранением переносов, выход седьмого элемента И второго шифратора соединен с первыми управляющими входами второго и шестого коммутаторов кратного, выход второго элемента И третьего шифратора соединен с первыми управляющими входами третьего и седьмого коммутаторов кратного, инверсные выходы разрядов с первого по шестой регистра делителя соединены соответственно с первыми входами элементов И с девятого по четырнадцатый первого шифратора, с первыми входами элементов И с восьмого по тринадцатый второго шифратора, инверсные входы первого и третьего разрядов регистра делителя соединены соответственно с первыми входами шестого и седьмого элементов И третьего шифратора, причем в первом шифраторе первый вход первого элемента И соединен с вторым входом одиннадцатого элемента И и с первыми входами пятнадцатого, шестнадцатого и семнадцатого элементов И, первый вход второго элемента И соединен с вторым входом первого элемента И, с первыми входами Восемнадцатого, девятнадцатого, двадцатого, двадвать первого элемен 5 12тов И и с вторыми входами пятого исемнадцатого элементов И, первыйвход третьего элемента И соединенс вторым входом тринадцатого элемента И н с первыми входами двадцатьвторого, двадцать третьего элементов И, первый вход четвертого элемента И соединен с вторым входомдвадцать третьего и третьим входомсемнадцатого элементов И, первыйвход четвертого элемента И соединенс вторым входом .цвадцать третьего и третьим входом семнадцатого элементов И, первый вход пятого элемента И соединен с вторыми входамичетвертого, четырнадцатого и третьимвходом первого элементов И, первыйвход девятого элемента И соединенс вторыми входами второго, двадцатьвторого, двадцать первого и с первыми входами двадцать четвертого, двадцать пятого, двадцать шестогоэлементов И, первый вход десятого элемента И соединен с вторыми вхоу"дами девятого и двадцать шестого элементов И, с третьими входами тринадцатого, двадцать второго и четвертого, с первым входом двадцать седьмого элементов И, первый вход одиннадцатого элемента И соединенс первым входом двадцать восьмого, вторым входом девятнадцатого и третьим входом двадцать шестого элементов И, первый вход двенадцатого элемента И соединен с вторым входом шестого, с третьими входами пятого и девятого элементов И, первый входтринадцатого элемента И соединен стретьими входами второго, двадцатьтретьего, одиннадцатого и вторымивходами шестнадцатого и двадцать четвертого элементов И, первый входчетырнадцатого элемента И соединенс вторыми входами десятого и третьего, четвертым входом двадцать шестого элементов И, инверсные выходывторого и девятого элементов И сое" динены с. первым входом двадцать девятого элемента И, выходы первого,тринадцатого и четырнадцатого элементов И соединены соответственно свходами с первого по третий первого элемента ИЛИ, выходы восемнадцатого и двадцать восьмого элементов Исоединены соответственно с первым и вторым входами второго элемента ИЛИ, выход девятнадцатого элемента И соединен с первым входом третьего эле 62483 Ь 53015202530354550 мента ИЛИ, выходы четвертого, пятого, две надцато го и двадцато го элементов И соединены соответственно свходами с первого по четвертый четвертого элемента ИЛИ, инверсный выход которого соединен с первым входом восьмого элемента И, инверсныевыходы шестого и двадцать шестогоэлементов И соединены с вторым входомвосьмого элемента И, третий вход которого соединен с инверсными выходами семнадцатого и двадцать первогоэлементов И, причем во втором шифраторе первый вход первого элемента Исоединен с вторым входом второго,первыми входами четырнадцатого ипятнадцатого элементов И, первыйвход второго элемента И соединен свторыми входами четвертого, восьмого,десятого и пятнадцатого, с первымивходоми шестнадцатого и семнадцатогоэлементов И, первый вход третьегоэлемента И соединен с вторыми входами шестнадцатого, пятого, шестого ичетырнадцатого, с первым входом восемнадцатого элементов И, первый входчетвертого элемента И соединен с вторым входом первого и с первыми входами девятнадцатого и двадцатого элементов И, первый вход пятого элемента И соединен с вторыми входами девятнадцатого и двадцатого элементов Р,первый вход восьмого элемента И соединен с вторыми входами тринадцатого,одиннадцатого и семнадцатого, третьими входами пятого и десятого элементов И, первый вход девятого элемента И соединен с первым входом двад -цать первого, вторым входом третьего,третьими входами первого, тринадцатого и шестого элементов И, первыйвход десятого элемента И соединен стретьими входами девятнадцатого,семнадцатого и второго, вторым входом двенадцатого, четвертым входомпервого элементов И, первый входдвенадцатого элемента И соединен счетвертым входом тринадцатого и стретьими входами четвертого, третьего элементов И, инверсные выходытретьего, пятого, восьмого н шестнадцатого элементов И соединены с первым входом двадцать второго элемента И, второй вход которого соединенс инверсными входами первого, второго и четвертого. элементов И, четвертые выходы шестого, двенайцатого итринадцатого элементов И соединены1 О 15 20 25 ЗО 35 40 50 55 с треч ьим входом двадцать второгоэлемента И, выходы одиннадцатого идесятого элементов И соединены соответственно с первым и вторым входамипервого элемента ИЛИ, инверсный выход которого соединен с первым входом седьмого элемента И, выход двадцатого элемента И соединен с первымвходом второго элемента ИЛИ, выходыдевятого, восемнадцатого, двадцатьпервого и двадцать третьего элементов И соединены соответственно свходами с первого по четвертый третьего элемента ИЛИ, инверсный выходкоторого соединен с первым входомдвадцать четвертого элемента И, второй вход которого соединен с инверс-.ными выходами пятнадцатого и семнадцатого элементов И, причем в третьемшифраторе первый вход второго элемента И соединен с вторыми входамитретьего и четвертого элементов И,.первый вход третьего элемента И соединен с первыми входами восьмого идевятого элементов И, первый входчетвертого элемента И соединен свторыми входами седьмого и восьмогоэлементов И, первый вход пятого элемента И соединен с третьими входамичетвертого и восьмого элементов И,первый вход шестого элемента И соединен с вторым входом второго и спервым входом десятого элементов И,выходы первого, шестого, седьмого идевятого элементов И соединены соответственно с входами с первого почетвертый элемента ИЛИ, инверсныйвыход восьмого элемента И, инверсныевыходы третьего и четвертого элементов И соединены с вторым входом десятого элемента И, о т л и ч а ю -щ е е с я тем, что, с целью упрощения устройства, инверсные выходычетвертого и пятого разрядов регистра делителя соединены соответственно с вторыми входами шестого и девятого элементов И третьего шифратора,выход двадцать девятого элемента Ипервого шифратора соединен с третьи"ми управляющими входами первого ипятого коммутаторов кратного, инверсный выход двадцать. четвертого и выход двадцать второго элементов И,второго шифратора соединены соответственно с вторым и третьим управляющими входами второго и шестого коммутаторов кратного, прямой и инверсный выходы двадцать четвертого элемента И второго шифратора соединены с вторыми входами переноса первого и второго сумматоров с сохранением переносов, инверсный выход десятого элемента И третьего шифратора соединен с вторыми управляющими входами третьего и седьмого и с первыми управляющими входами четвертого и восьмого коммутаторов кратного, выход одиннадцатого элемента И третьего шифратора соединен с третьими управляющими входами третьего и седьмого коммутаторов кратного, прямой выход десятого элемента И третьего шифратора соединен с вторыми управляющими входами четвертого и восьмого коммутаторов кратного, прямой и инверсный выходы десятого элемента И третьего шифратора соединены с третьими входами переноса первого и второго сумматоров с сохранением переносов, причем в первом шифраторе первый вход четвертого элемента И соединен с третьими входами десятого, третьего и вторым входом двадцать восьмого , элементов И, первый вход шестого элемента И соединен с четвертыми входами одиннадцатого, второго и девятого элементов И, первый вход пятого элемента И соединен с четвертым входом десятого, пятым входом девятого, третьим входом двадцать первого, .вторыми входами двенадцатого и восемнад" цатого элементов И, первый вход первого элемента И соединен с третьим входом восемнадцатого и четвертым входом двадцать третьего элементов И, первый вход третьего элемента И соединен с вторым входом двадцатого, третьими входами шестого и шестнадцатого элементов И, первый вход девятого элемента И соединен с третьими входами девятнадцатого и двадцатого, четвертым входом шестого элемента И, . первый вход одиннадцатого элемента И соединен с четвертым входом первого элемента ИЛИ и с третьим входом две; надцатого элемента И, первый вход двенадцатого элемента И соединен спятым входом одиннадцатого и вторымвходом пятнадцатого элемента И, первый вход тринадцатого элемента И соединен с четвертыми входами третьегои семнадцатого, вторым входом двадцать седьмого элементов И, первыйвход четырнадцатого элемента И соединен с вторым входом двадцать пятого,четвертыми входами шестнадцатого идвадцать первого, с пятым входом9 12624 семнадцатого элементов И, выход первого элемента ИЛИ соединен с первым входом двадцать девятого элемента И, второй вход которого соединен с инверсными входами третьего, десятого и одиннадцатого элементов И, выходы пятнадцатого и двадцать седьмого элементов И соединены соответственно с третьим и четвертым входами второго элемента ИЛИ, инверсный выход ко торого соединен с первым входом седьмого элемента И, второй вход которого соединен с инверсным выходом третьего элемента ИЛИ, входы с второго по четвертый которого соединены соответственно с выходами двадцать второго, двадцать четвертого и двадцать пятого элементов И, инверсный выход двадцать третьего элемента И соединен с вторым входом восьмого 0 элемента И, третий вход которогоГсоединен с инверсным выходом шестнадцатого элемента И, причем во втором шифраторе первый вход второго элемента И соединен с третьим входом 25 одиннадцатого элемента И и вторым входом второго элемента ИЛИ, первый вход третьего элемента И соединен со вторым входом двадцать первого и первым входом двадцать третьего эле ментов И, первый вход четвертого элемента И соединен с третьими входами шестнадцатого, восьмого и двенадцатого, четвертым входом пятого, перавыми входами двадцать пятого, двадцать шестого и двадцать седьмого, четвертым входом семнадцатого элементов И, первый вход шестого элемента И соединен с вторыми входами двадцать пятого и двадцать седьмого 40 элементов И, первый вход восьмого элемента И соединен с четвертыми входами четвертого и шестого, вторыми входами двадцать шестого и девя-, 83 10 того, двадцать третьего и восемнадцатого, третьими входами двадцатогои двадцать седьмого элементов И,первый вход десятого элемента И соединен с пятым входом тринадцатого,третьими входами двадцать пятого,двадцать шестого и пятнадцатого элементов И, первый вход одиннадцатогоэлемента И соединен с четвертымивходами третьего второго и пятнадцатого, третьими входами девятого ивосемнадцатого элементов И, первыйвход двенадцатого элемента И соединен с пятыми входами шестого и пятнадцатого, третьим входом двадцатьтретьего элементов И, первый вход.тринадцатого элемента И соединен спятым входом третьего, четвертымивходами восьмого и двенадцатого элементов И, выходы девятнадцатого идвадцать пятого элементов И соединены соответственно с третьим и чет- увертым входами первого элемента ИЛИ,выходы двадцать шестого и двадцатьседьмого элементов И соединены соответственно с третьим и четвертымвходами второго элемента ИЛИ, выходкоторого соединен с инверсным выходом четырнадцатого элемента И и вторым входом седьмого элемента И, причем в третьем шифраторе первый входвторого элемента И соединен с вторыми входами первого и пятого, третьими входами седьмого и девятого зле"ментов И, первый вход пятого элемен"та И соединен с третьим входом пер"вого элемента И, первый вход седьмого элемента И - с третьим входомшестого элемента И, второй вход которогоо соединен с вторым входом пятого элемента И, инверсный выход элемента ИЛИ соединен свторым входом одиннадцатогоэлемента И,1262483 Составитель А. Клнко Техред Л.Сердоков дакто орректор И. Пожо е 5 ород, Ул. Проектная, 4 Производственно-полиграфичес едприя тие,аказ 5428/4 б Тираж 671Подпи ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.