Устройство для коррекции числа импульсов по параметру

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 6 Р 15/4 ЫИ КОМИТЕТ СССР ТЕНИЙ ИОТКРЫТИИ ГОСУДАРСТВПО ДЕЛАМ ОБР ТЕ И файв,янам,"1 ТВУ СВИДЕ АВТОР 16аучно-исслединститут поероводородсо(54) УСТРОЙСТВО ДЛЯ КИМПУЛЬСОВ ПО ПАРАМЕТР(57) Изобретение может быть ис- .пользовано в системах автоматического контроля и измерения расходанефтепродуктов и сжиженных газов.Устройство позволяет повысить точность коррекции частоты импульснойпоследовательности, генерируемой измерительным устройством расхода сред,за счет реализации нелинейной корректирующей зависимости. Устррйство содержит датчик параметра, по которомуосуществляется коррекция, два преоб-.разователя единичного импульса в серию, два делителя с регулируемымкоэффициентом деления и сумматор.7 з.п. ф-лы, 4 ил.1 12281Изобретение относится к средствамавтоматизации, вычислительной и измерительной технике и может использоваться в системах автоматического контроля и измерения расхода нефти, нефтепродуктов, сжиженных газов, газовых конденсаторов,а также в цифровых системах контроля и управления.Целью изобретения является ловышение точности коррекции измеритель ных устройств расхода сред по входному параметру путем обеспечения возможности коррекции частоты импульсной последовательности, генерируемой измерительным устройством расхода 15 сред согласно следующей зависимости:11 а12где И - частота входной последова4тельности импульсов;И - частота выходной последоваВтельности импульсов;К и К - положительные коэффициенты,определяемые экспериментально;- величина параметра.При необходимости степень знаменателя формулы (1) может быть увеличенадо произвольного и. 30На фиг.1 приведена структурнаясхема устройства;на Фиг,2 - то же,дешифратора преобразователя единичного импульса в серию; на фиг.3 -то же, блока совпадения и блока переключателей преобразователя единичного импульса в серию; на фиг,4 -. временные диаграммы работы сумматора,Устройство состоит из датчика 1 40параметра, первого преобразователя2 единичного импульса в серию, первого делителя 3 с регулируемым коэффициентом деления, сумматора 4, второго преобразователя 5 единичного импульса в серию и второго делителя6 с регулируемым коэффициентом деления.Первый преобразователь 2 единичного импульса в серию содержит0мультивибратор 7,первый, второй, третий, четвертый, пятый элементыИ 8-12 соответственно, первый 13,второй 14, третий 15 счетчики, первый 16 и второй 7 дешифраторы,первый 18 и второй 19 триггеры,элемент НЕ 20, блок 21 совпадения иблок 22 переключателей, Второй пре 18образователь 5 единичного импульсав серию аналогичен первому преобразователю 2 единичного импульса в серию и содержит мультивибратор 23, спервого по пятый элементы И 24-28,с первого по третий счетчики 29-31,первый 32 и второй 33 дешифраторы,первый 34 и второй 35 триггеры, элемент НЕ 36, блок 3 совпадения иблок 38 переключателей.Первый делитель 3 с регулируемымкоэффициентом деления содержит счетчик 39, счетный вход которого является входом делителя 3, блок 40 переключателей и блок 41 совпадения.Второй делитель 6 с регулируемымкоэффициентом деления выполннен аналогично первому делителю 3 и содержит счетчик 42, блок 43 переключателей и блок 44 совпадения.Сумматор 4 содержит первый 45 ивторой 46 триггеры, первый 47 и вто"рой 48 элементы задержки, первый 49и второй 50 элементы И и элементИЛИ 51,Дешифраторы 16,17,32 и 33 идентичны и содержат элемент И 52.Блоки 2,37,41 и 44 совпаденияидентичны и содержат ряд элементовИСКЛЮЧАЮЩЕЕ ИЛИ 53, ряд инверторовНЕ 54, элемент И 55, первую 56 ивторую 57 информационные шины.Блоки 22,38,40 и 43 переключателей идентичны и содержат ряд переключателей 58, имеющих по три клеммыкаждый.Устройство работает следующим образом.Частотный сигнал Г, пропорциональный параметру 1, с выхода датчика 1параметра поступает на первый входпервого преобразователя 2 единичногоимпульса в сериюР=и,1, (2)где и; - коэффициент передачи датчика 1 параметра.На второй вход первого преобразователя 2 поступает выходная импульсная последовательность Б с выходасумматора 4, Первый преобразователь 2единичного импульса в серию на каждый импульс, поступающий на его второй вход, пропускает на свой выходпо иГ импульсов, поступающих на егопервый вход, На его выходе появляется импульсная последовательность Бравнаяс и И = и, и С 1, (3)2281 18 4рован импульс, длительность которого Тс равна Т = ЬТт(4) 3 1где и - постоянный коэффициент,определяемый конструктивнымиособенностями преобразователя 2.Принцип работы первого преобразователя 2 единичного импульса в сериюсостоит в следующем.По заднему фронту импульса, поступающего на его второй вход, начинаетформироваться импульс стандартной длительности Тс . Из импульсной последовательности Р, поступающей на первыйвход первого преобразователя 2, формируется вспомогательная импульснаяпоследовательность Г , состоящая изпакетов импульсов, причем каждый изпакетов имеет общую длительность Т , состоит из импульсов последовательности Р, а начало каждого пакета импульсов соответствует окончанию каждого импульса последовательности, поступающей на второй вход первого преобразователя 2, Импульсная последовательность Г делится на необходимый коэффициент (в общем случае имеющий целую и дробную части), и полученная в результате деления импульсная последовательность И прос ходит на выход первого преобразователя 2 единичного импульса в серию. .Передним фронтом импульса последовательности М первый триггер 18 усвтанавливается по второму входу (входу Б) в состояние "1". Сигнал логичЕской единицы с его прямого выхода открывает второй элемент И 9 по первому входу. Импульсы последовательности Ив инвертируются элементом НЕ 20. Во время паузы последовательности Б импульс с выхода элемента НЕ 20 проходит через открытый второй элемент И 9 на второй вход первого элемента И 8 и открывает его, В течение времени, когда первый элемент . И 8 открыт, импульсы опорной частотыот мультивибратора 7 проходят на счетный вход первого счетчика 13 и подсчитываются им, Когда число импульсов, подсчитанное первым счетчиком 13, совпадет с числом, заданным в первом дешифраторе 16, последний выдает сигнал логической единицы. Это сигнал сбрасывает в нуль первый счетчик 13 по сбросовому входу и первый триггер 18 по первому входу (вхо. ду Б). При этом второй элемент И 9 закрывается. В результате работы данной части преобразователя 2 на выходе второго элемента И 9 сформи 5где Й - число импульсов, отсчитанноепервым счетчиком 13;Т=1/Г, в пери следования импульсовопорной частоты от мульти- О вибратора 7.Передний фронт импульса Т соотсветствует заднему фронту импульса по.следовательности Б . ДлительностьиТс выбирается равной около 1/3 минимального периода следования импульсов входной последовательности БИмпульсы с длительностью Т постуслают с выхода второго элемента И 9на первый вход третьего элементаИ 1 О и открывают его. На второйвход этого элемента поступают им-,пульсы последовательности Р с первого входа первого преобразователя 2единичного импульса в серию. На вы ходе третьего элемента И 10 формируется импульсная последовательностьГ , состоящая из пакетов импульсов,причем каждый пакет по вреиени соответствует первой трети паузы впоследовательности И . Средняя частота последовательности г равнаТ= Т, РИв = Тс и, т Ив . (5) Импульсы последовательности Гт 35 поступают на первые входы четвертого 11 и пятого 12 элементов И. Второй триггер 19 находится при этомв нулевом состоянии. Сигналом логической единицы с его инверсного 40выхода открыт по второму входу четвертый элемент И 11," который пропускает импульсы последовательности Гтна счетный вход второго счетчика 14,Когда второй счетчик 14 отсчитывает 45импульсов, второй дешифратор 17формирует на выходе сигнал логическойединицы, который сбрасывает в нульвторой счетчик 14 и устанавливает 50второй триггер 19 в состояние "1"Фпо первому входу (входу Б). При этомчетвертый элемент И 11 закрываетсяпо второму входу. Сигнал логическойединицы, снимаемый с прямого выходавторого триггера 19, открывает пятыйэлемент И 12 по второму входу. Последующие импульсы последовательностиГ, проходят на счетный вход третьегосчетчика 21 и подсчитываются им. Блоком 22 переключателей задается двоичный код числа Ъг . Когда третий счетчик 15 отсчитывает % импульсов блок 2 совпадения формирует сигнал логической единицы, который сбрасывает в нуль третий счетчик 5 и второй триггер 19 по второму входу (входу В). При этом пятый элемент И 12 закрывается по второму входу, а четвертый элемент И 11 открывается по второму входу, Работа второй части преобразователя 2 начинает повторяться. Импульсы с выхода пятого элемента И 12 проходят на выходе преобразователя 2 единичного импульс в серию и образуют импульсную последовательность И , которая формируется из импульсной последовательности Г так, что из каждых Ф, + Фгимпульсов последовательности Г последовательность Б содержит Ъг импульсовф При этом счастота импульсной последовательности И равнас .и 1 Я = и Р ИЪс (Ф, +.М/Ъг(6) оответствующим выбором значений Тс, Ъ, и %г добиваютсянеобходимого значения иПринцип работы первого дешифрато. ра 1 б состоит в следующем.К информационному входу первого дешифратора 16 подключены выходы тех ячеек первого счетчика 13, которые соответствуют единицам двоичного кода дешифрируемого числа Ь. Поскольку первый счетчик 13 начинает цикл своей работы из начального нулевого состояния, то первое его состояние, при котором на всех входах элемента И 52 первого дешифратора 16 присутствуют логические единицы, соответствует коду числа Ь. Последующий сброс первого счетчика 13 исключает ошибочное срабатывание первого дешифратора 16. Второй дешифратор 17 работает аналогично первому 16.Блок 21 совпадения работает следующим образом.На первый и второй информационные входы блока 21 поступают двоичные коды с информационных выходов третьего счетчика 15 и блока 22 переключателей соответственно, проходят по информа"55 5 1 О 15 го 25 ЭО 35 40 ционным шинам 56 и 57 и подаются на входы ряда элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 53. Каждый элемент ИСКЛЮЧАЮЩЕЕ . ИЛИ соответствует одному разряду числа Э . Когда значения сигналов на входах отдельного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ совпадают, на его выходе формируется сигнал логического нуля, который инвертируется одним из элементов НЕ ряда элементов НЕ 54. Сигнал логической единицы с выхода этого элемента НЕ поступает на один из входов элемента И 55. Присутствие сигналов логической единицы на всех входах элемента И 55 соответствует совпадению числа, подсчитанного третьим счетчиком 15, с числом Я , заданным блоком 22 переключателей. При этом на выходе элемента И 55 формируется сигнал логической единицы, который проходит на выходе блока 21 совпадения. Блок 41 совпадения работает аналогично.Принцип работы блока 22 переключателей состоит в следующем.Ряд переключателей 58 аостоит из числа переключателей, равного разрядности числа Э , Переводя переклю-, чатели в первое или второе положение, задают в. каждом разряде числа Ъ "1"или "0" соответственно. Импульсгная последовательность Б с выхода первого преобразователя 2 единичного импульса в серию поступает на вход первого делителя 3 с регулируемым коэффициентом деления и делится им на коэффициент деления и , задаваемый вручную, На его выходе получается импульсная последовательность Ы равная Блок 40 переключателей работаеттак же, как и блок 22. На первый вход второго преобразователя 5 единичного импульса в серию поступает частотный сигнал Р с выхода датчика 1 параметра, а на второй вход - импульсная последовательность Бв с выхода первого делителя 3 1с регулируемым коэффициентом деления. Второй преобразователь 5 единичного импульса в серию пропускает на каждый импульс последовательности М по и У импульсов от датчика 1 параметра,. При этом на его выходе появляетТ, и 7 1 ся импульсная последовательность И, равная 5где и - постоянный коэффициент, определяемый конструктивнымиособенностями преобразователя 5 (аналогично коэффициенту и ).Принцип работы второго преобразо; вателя 5 единичногоимпульса в серию аналогичен принципу работы первого преобразователя 2, Различие в работе состоит в том, что на второй вход .преобразователя 5 поступает импульсная последовательность И вместо поР следовательности И . При этом началоЬформирования импульса стандартной длительности Те совпадает с задним фронтом импульса последовательности Б , На выходе второго преобразователя 5 поступает импульсная последовательность ЯЕ, равная(9) где и = -1- -- Т24+г 11и д - аналоги коэффициентов Яи % соответственно дляпервого преобразователя 2.Импульсная последовательность МЕ с выхода второго преобразователя 5 единичного импульса в серию поступает на вход второго делителя 6 с регулируемым коэффициентом деления и делится им на коэффициент деления и; задаваемый вручную. На выходе второго делителя 6 с регулируемым коэффициентом деления получается импульсная последовательность И, рав ная е и 1 ии 1 . 1 (10)и. ииПринцип работы второго делителя б с регулируемым коэффициентом деления аналогичен принципу работы первого делителя 2 с регулируемым коэффициентом деления.Сумматор 4 работает следующим образом,228118 8ходят на его выход. С помощью элементов 47,48 задержки формируютсявспомогательные импульсные последовательности А и В, сдвинутые во времени на 0,33 Тд и на 0,66 Тд соответственно (Тд,1 = 1/11 дд, - минимальный период входной импульсной последовательности Бд). По переднемуфронту импульса последовательности 10 Б и рвый триггер 45 устанавливаетсяв состояние "1" по первому входу(входу Б). Сигнал логической единицыс его прямого выхода открывает первыйэлемент И 49 по первому входу. Этотэлемент по второму входу пропускаетодин импульс последовательности А свыхода первого элемента 47 задержкина второй вход элемента ИЛИ 51. Передним фронтом последующего импуль 20 са последовательности И первыйтриггер 45 сбрасывается в нуль повторому входу (входу В). Аналогичным образом второй триггер 46 попереднему фронту импульса последо 25 вательности И по первому входу .устанавливается в "1", открываетсявторой элемент И 50, и один импульспоследовательности В с выхода второго элемента 48 задержки проходитна третий вход элемента ИЛИ 51 . Навыходе элемента ИЛИ 51 импульсыпоследовательностей А и В добавляются в последовательность И в моДменты пауз этой последовательности.Таким образом, синхронизация вход 35аных импульсов сумматора 4 осуществляется за счет того, что каждый импульс последовательностей 11 и И.Эуправляет триггером, который уста 40навливается в "1" не более чем навремя между двумя следующими одинза другим импульсами последовательности Б а затем сбрасываются в "0"передним фронтом последующего импуль.45са Ид. Наложение импульсов подлежа 1. щих суммированию, исключается тем,что для суммирования используютсяимпульсы последовательностейА и В, которые всегда соответству 50ют паузе последовательности И ине накладываются один на другой повремени, На выходе сумматора 4 формируется выходная импульсная последовательность И , равнаяЕ 1Импульсы входной последовательности Б поступают на первый вход элемента ИЛИ 51, без изменений про 1 в 1 д +" +(12) Если обозначить К = в ви Ки, пгги пто формула В 12) соответствуи,ет формуле (1).10Таким образом, предлагаемое устройство реализует формулу (1), коэффициенты К, и К которой задают независимо один от другого путем необходимого выбора коэффициентов п иИ П 4, Пт соотвЕтСтвЕннО.Точность коррекции числа импульсовпо входному параметру можно дополнительно повысить, Для этого необходимо в устройство дополнительно ввести ипреобразователей единичногоимпульса в серию и пделителейчастоты с регулируемым коэффициентомделения, где и - показатель степенипеременного параметра. Каждый вводимый преобразователь единичного импульса в серию подключается к выходудатчика параметра и выходу предыдущего делителя частоты с регулируемым .коэффициентом деления, а выходом -к входу вводимого делителя частотыс регулируемым коэффициентом деления, подключаемого выходом к сумматору. Таким же образом должны соединять.ся последующие преобразователи единичного импульса в серию и делители ча 35стоты с регулируемым коэффициентомделения,Формула изобретения40 1.Устройство для коррекции числа импульсов по параметру, содержащее последовательно соединенные датчик параметра, первый преобразователь еди 45 ничного импульса в серию и первыйделитель с регулируемым коэффициентом деления, о т л и ч а ю щ е е - с я тем, что, с целью повышения точности коррекции измерительных уст 50 ройств расхода сред по входному па" раметру, введены сумматор н последовательно соединенные второй преобразователь единичного импульса в серию н второй делитель с регулируемым коэффициентом деления, причем сумматор55 соединен первым н вторым входами соответственно с выходами первого и вто.рого делителей с регулируемым коэф" фициентом деления, а выход - с Ьто . входом первого преобразователя единичного импульса в серию; второй преобразователь единичного импульса в серию первым входом соединен с выходом датчика параметра, а вторым входом - с выходом первого делителя с регулируемым коэффициентом деления, третий вход сумматора является входом устройства, а выход сумматора - выходом устройства.2, Устройство по п.1, о т л и - ч а ю щ е е с я тем, что каждый преобразователь единичного импульса в серию содержит мультивибратор, выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, информационный вход первого дешифратора связан с информационным выходом первого счетчика, а выход соединен со сбросовым входом первого счетчика и первым вхо" дом первого триггера, выход которого соединен с первым входом второго элемента И, соединенного с вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого является первым входом преобразователя единичного импульса в серию, выход элемента НЕ соединен с вторым входом второго элемента И, а вход соединен с вторым входом первого триггера и является вторым входом преобразователя единичного импульса в серию, первые входы четвертого и пятого элементов И соединены с выходом третьего элемента И, второй счетчик соединен счетным вхо" дом с выходом четвертого элемента И, а информационным выходом - с информационным входом второго дешифратора, выход которого соединен со сбросовым входом второго счетчика и с первым входом второго триггера, третий счетчик соединен счетным входом с выходом пятого элемента И, а информационным выходом - с первым информационным входом блока совпадения, второй информационный вход которого соединен с информационным выходом блока переключателей, выход блока совпадения соединен со сбросовым входом второго счетчика и с вторым входом второго триггера, инверсный выход которого соединен с вторым вхо. дом четвертого элемента И, а прямой выход - с вторым входом пятого эле28118 12 11 12 мента И, выход которого является выходом преобразователя единичного импульса в серию.3. Устройство по п.1, о т л и ч аю щ е е с я тем, что каждый делитель с регулируемым коэффициентом деления содержит счетчик, счетный вход которого является входом делителя с регулируемым коэффициентом деления, и блок совпадения, первый информационный вход которого соединен с информационным выходом счетчика, второй информационный вход - с информационным выходом блока переключателей, а выход соединен со сбросовым входом счетчика и является выходом делителя с Регулируемым коэффициентом деления4. Устройство по п.1, о т л и ч а ю щ е е с я тем, что сумматор содержит два триггера, первый вход первого триггера является первым входом сумматора, первый вход второго триггера является вторым входом сумматора, вторые входы первого и вто. рого триггеров, а также вход первого элемента задержки и первый вход элемента ИЛИ соединены с третьим входом сумматора, первые входы первого и второго элементов И соединены соответственно с,выходами первого и второго триггеров, выходы первого и второго элементов И соединены с вторым и третьим входами элемента ИЛИ соответственно, выход которого является выходом сумматора, второй вход первого элемента И соединен с выходом первого элемента задержки, второй вход второго элемента И соединен с выходом второго элемента задержки, вход которого соединен с выходом первого элемента задержки.5. Устройство по п.2, о т л и ч а ю щ е е с я тем, что каждый дешифратор преобразователей единичного импульса в серию содержит элемент И, входы которого образуют информационный вход дешифратора, а выход элемента И является выходом дешифратора.6. Устройство по пп,2 и 3, о тл и ч а ю щ е е с я тем, что блок совпадения каждого преобразователя единичного импульса в серию и каждого делителя с регулируемым коэффициентомделения содержит К элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, К инверторов, элемент И идве информационные шины, причем первыеходы каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют первую информационную шину, которая соединена с первыминформационным входом блока совпадения, вторые входы каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют вторуюинформационную шину, которая соединена с вторым информационным входом бло.ка совпадения, выходы элементов ИСК-,ЛЮЧАЮЩЕЕ ИЛИ через инверторы соединены с входами элемента И, выход которого является выходом блока совпадения.7. Устройство по пп.2 и 3, о тл и ч а ю щ е е с я тем, что блокпереключателей каждого преобразователя единичного импульса в серию икаждого делителя с регулируемым коэффициентом деления содержит К переключателей, имеющих по три входа 25 каждый, первые входы переключателейсоединены с информационным выходомблока переключателей, вторые входыпереключателей соединены с .проводщ- ком логической единицы, а третьи вхоЗ 0 ды переключателей соединены с проводником логического нуля, каждыйпереключатель имеет два рабочих положения, в одном из которых замкнуты.первый и второй входы, а в другом -первый и третий входы.35 8. Устройство по п.1, о т л и ч а.ю щ е е с я тем, что, с целью повышения точности коррекции, в него 40 введены ипреобразователей единичного импульса в серию и иделителей с регулируемым коэффициентомделения, где и - требуемый показатель степени корректирующего парамет Ра, причем каждый преобразователь. соединен входами с выходом датчикапараметра и выходом предыдущегоделителя с регулируемым коэффициентом деления, а выходом - с входом 50делителя с регулируемым коэффициентом деления, выход которого соединен с входом сумматора.1228118 иг. Тд Тираж 671 ИИПИ Государственног по делам изобретени 3035, Москва, Ж,каз 2288/50 Подписноео комитета СССРй и открытийРаушская наб., д, 4/5 редприятие, г, Ужгород, ул. Проектна оиэводственно-полиграфическое Составитель Ю.СагаловРедактор Н.Швыдкая Техред И.Попович Корректор М. Максимншинец