Ячейка однородной среды

(5 ПИСАНИЕ ИЗОБРЕТЕН АВТОРСКОМУ ЕТЕЛЬСТВ 24,В.Осипов свидетельство ССС С 06 Р 7/00, 1983 идетельство СССР06 Р 7/00, 1978. М 3 00 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) ЯЧЕЙКА ОДНОРОДНОЙ СРЕДЫ .(57) Изобретение относится к облас вычислительной техники и может быть использовано в качестве настраиваемой ячейки однородной вычислительной среды. Цель изобретения расширение функциональных возможностей ячейки. Ячейка содержит нас раиваемый логический элемент, три геры и элементы И, ИЛИ, Настраивае мый логический элемент осуществляе логические операции над входными переменными. Код настройки определяет тип логической функции, реализуемой настраиваемым логическим элементом, и с помощью элементов И,ИЛИ осуществляет коммутацию входныхсигналов и сигналов, сформированныхячейкой, на выходы ячейки. Ячейкареализует шестнадцать различных состояний. Кроме выполнения логических операций над двумя переменнымиячейка позволяет осуществлять различные виды коммутации входов ивыходов: "размножение" сигналов,"пересечение" сигналов и разрыв цепипередачи сигналов с входов ячейкина выходы. Т.к. количество информационных входов ячейкй равно числу выходов, то, соединяя выходы однойячейки с соответствующими входамидвух идентичных ячеек, можно получить однородную вычислительную среду для выполнения логических операций над произвольным числом входныхпеременных. 1.з.п. ф-лы, 4 ил,2 табл,15 30 50 55 1 12183Изобретение относится к вычислительной технике и может быть использовано в качестве настраиваемой ячейки однородной вычислительной среды. 5Цель изобретения - расширениеФункциональных возможностей ячейкиза счет реализации операций НЕ, "раз.множение сигналов, "пересечение"сигналов и разрыв" цепи.10На Фиг. 1 представлена схемаячейки; на Фиг. 2 - схема настраиваемого логического элемента, нафиг. 3 - схемы состояний ячейки, наФиг, 4 - схема построения однородной среды.Ячейка (фиг. 1) содержит настроечные входы 1-5, триггеры 6-10,вход сброса 11, элементы ИЛИ 12, 13,элементы И 14-21, настраиваемыйлогический элемент 22, настроечныевходы 23-26 настраиваемого логического элемента, элементы ИЛИ 27, 28,пниормационные входы 29, 30 настраиваемого логического элемента,выход 31 настраиваемого логическогоэлемента, информационные входы 32,33 ячейки, выходы 34, 35 ячейки,11 астраиваемый логический элемент.22 (Фиг. 2) содержит коммутаторы36-41, транзисторы 42-44, резисторы45-52, положительную 53 и отрицательную 54 шины питания.Триггеры 6-10 предназначены длязапоминания кода настроечного сигнала и образуют оперативную память З 5ячейки однородной среды,Работа элемента 22 (Ри) с перестраиваемой логикой работы описанав табл. 1,Состояния настроечных входов эле 40мента 22 (Р) зависят от,состоянийнастроечных входов 4 (г,) и 5 (г 5)ячейки однородной среды по следующимлогическим Формулам:45 Таким образом, при подаче сигналов на, настроечные входы 4 и 5 ячейки однородной среды при г = О и г = О структура элемента 22 (Р) настраивается на реализацию логической Функции Р = Ы,с , а при подаче сигналов г= 1 и г, = О реализуется сункция Р=с 4 о(и т.д. (см.табл. 1) . 78 2Триггеры 6, 7 и 8, элементы ИЛИ 12, 13, 27, 28 и элементы И 14-21 образуют схему управления ячейки однородной среды, Они предназначены для управления коммутацией входных информационных сигналов Х,и Х наяейк одордй среды, В зависимости от кода настроечных сигналов, подаваемых на входы 1 (г,), 2 (г,) и 3 (г,) ячейки, настраиваются цепи передачи сигналов между информационными входами и выходами ячейки, между информационными входами ячейки и информационными входами элемента 22 (Р), между выходами элемента 22 (Р) и выходами ячейки.Работа ячейки однородной среды поясняется табл. 2,Всего состояний ячейки, при которых она реализует различные видылогических функций, равно шестнадцати,На иг, 3 показаны эти состоянияячейки. Внизу каждого состоянияизображена комбинация входных настроечных сигналов со следующей упорядоченностью; гг г.г гТак как в ячейке два информационных входа и два выхода, т, е. количество входов равно количеству выходов, то каждый выход ячейки можносоединить с входом соседней ячейки(например,с Х соседней ячейки,стоящей справа,с Х, соседнейячейки, стоящей внизу) и получитьтаким образом однородную среду(Фиг. 4), где в качестве основногоэлемента используется данная ячейка. Формула изобретения 1. Ячейка однородной среды, содержащая элементы И, ИЛИ, причем первый информационный вход ячейки соединен с первым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход .которого соединен с выходом второго элемента И, второй информационный вход ячейки соединен с первым входом третьего элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента И, выходы первого и второго элементов ИЛИ соединены соответственно с пер 1218 З 7 Я40 вым и вторым выходами ячейки, а т -л и ч а ю щ а я с я тем, что, сцелью расширения функциональных возможностей за счет реализации операций НЕ, "размножение" сигналов, "пересечение" сигналов и "разрыв" цепи,в нее введены элементы И, ИЛИ, триггеры и настраиваемый логический элемент,реализующий функции И, ИЛИ,И-НЕ, ИЛИ-НЕ, причем вход сброса ячейОки соединен. с нулевыми входами триггеров, -й (1 = 1, 5) настроечныйвход ячейки соединен с единичным вхо-дом -го триггера, прямой выход первого триггера соединен с первым входом третьего элемента ИЛИ и первымивходами пятого и шестого элементов И,инверсньй выход первого триггера соединен с первыми входами четвертогоэлемента ИЛИ и второго элемента И ивторым входом первого элемента И,прямой выход второго триггера соединен с вторым входом третьего элемента И, инверсньй выход второго триггера соединен с вторыми входами 25третьего и четвертого элементовИЛИ и первым входом четвертого элемента И, прямой выход третьего триг"гера соединен с вторыми входамичетвертого и шестого элементов И итретьими входами первого и третьегоэлементов И, инверсный выход третьего триггера соединен с первыми входами седьмого и восьмого элементовИ и вторыми входами второго и пято-,го элементов И, прямой и инверсныйвыходы четвертого триггера соединены соответственно с первым и вторымнастроечными входами настраиваемогалогического элемента, третий и четвертый настроечные входы которогосоединены соответственно с прямыми инверсным выходами пятого триггера, первый информационный вход ячейки соединен с третьим входом четвертого элемента И и вторым входом седь. 45мого элемента И, третий вход которого соединен с выходом третьего элемента ИЛИ, второй информационныйвход ячейки соединен с третьим входом шестого элемента И и вторымвходом восьмого элемента И, третийвход которого соединен с выходомчетвертого элемента ИЛИ, выходыседьмого и восьмого элементов И соединены соответственно с первым и вторым информационными входами настраиваемого логического элемента, выход которого соединен с третьими входами второго и пятого элементов И,2, Ячейка по и.,1, о т л и ч а ющ а я с я тем, что настраиваемьйлогический элемент содержит транзисторы, резисторы, и шесть коммутаторов, причем первьй информационныйвход настраиваемого логического элемента соединен с первым выводол первого резистора, второй вывод которого соединен с базой первого транзисгара и первым выводом второго резистора, второй вывод которого соединен с первыми выводами третьего и четвертого резисторов, положительной шиной питания, информационным входом первого коммутатора, эмиттерам второго транзистора и эмиттеромтретьего транзистора, база которого соединена с вторым выводом третьега резистора и первым выводом пятого резистора, второй вывод которого соединен с вторым информационным входом настраиваемого логическога элемента, первьй настроечный вход которого соединен с управляющим входом второго коммутатора и управляющим входом первого коммутатора, выход которого соединен с эмиттером перваго транзистора и информационным входом третьего коммутатора, управляющий вход которого соединен с вторым настроечным входом настраиваемого логического элемента, выход третьего комл 1 утатора соединен с коллектором третьего транзистора и выходом второго коммутатора, информационный вход которого соединен с коллектором первого транзистора, информационными входаля четвертого и пятого коммутаторов и первым выводом шестого резистора, второй вывод которого соединен сотрицательной шиной питания и первым выводам седьмого резистора, второй вывод которого соединен с информа" ционным входом шестого коммутатора и коллектором второго транзистора, база которого соединена с вторым выводом четвертого резистора и первым выводом восьмого резистора, второй вывод которого соединен с выходом четвертого коммутатора, управляющий вход которого соединен с управляющим входом шестого коммутатора и третьим настроечным входом настраиваемого логического элемен1218378 та, четвертый настроечный вход которого соединен с управляющим входом пятого коммутатора, выход которого Состояния цепей коммутаторовРеализуемая логи.ческая функция Г Г Т КХк 1 в ь т з О 1 1 О О 1 1 О О О О 1 О 1 1 1 1 О О 1 О 1-Ы а Таблица 2 Выходь еалиэуемыеогическиефункции нформацион входыО О О О О О О О 1 О О О О О 0 О 1 О О О 1 О О Состояния настроечныхсигналов О 1 О 1 О О О 1 1 1 О 1 соединен с выходом шестого коммутатора и выходом настраиваемого логического элемента.Таблица 11218378 1 О Продолжение табл 2 О Х Х Х О О О Х О Х Х Х и и е ч а н и е. В табл. 2 обозначено; Хнчейки (О, 1). ое ояние входа Х Х О 1 1Ур Составитель А.федоровТехредТ.Дубинчак Корректор:Г.Решетни Редактор М.Банд каз 1132/5 Проектная,6 Тираж 673ВНИИПИ Государственного комипо делам изобретений и отк 113035, Москва, Ж, Раушская илиал ППП "Патент", гУжгород одписноета СССРтийб., д. 4