Цифровой формирователь спектра

)4 0 06 33 БРЕТЕН Н АВТОРСК СВ ЕВ еКЛЮВ вход вход входу мо ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(72) М,А.Щербаков и Н.К.Маркелов (71) Пензенский политехнический институт(56) Авторское свидетельство СССР У 771652, кл. 0 06 Е 1/02, 1980.Петровский А,А. Программируемый специализированный процессор для цифровой системы управления спектральной матрицей векторного случай го процессора. - Кибернетика и вычислительная техника. Киев. Науков думка, 1980, вып, 49, с. 85-92.(54) (57) ЦИФРОВОЙ ФОРМИРОВАТЕЛЬСПЕКТРА, содержащий цифроаналоговыйпреобразователь, выход которого подключен к входу фильтра низких час-тот, выход которого является информационным выходом формирователя,блок памяти коэффициентов, выходкоторого подключен к первому входусумматора-вычитателя, информационный вход блока памяти коэффициентовсоединен с информационным входомрегистра и является входом заданиякоэффициентов формирователя, первыйблок памяти и блок управления, о тл и ч а ю щ и й с я тем, что, сцелью расширения функциональных возможностей эа счет формированияспектра с нелинейной фазочастотнойхарактеристикой, в него введенырегистр сдвига, генератор опорногонапряжения, элемент ИСКЛЮЧАЮЩЕЕ ИЛИи второй блок памяти, выход которогоподключен к первому входу элементаИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к информационному входу первого блока памяти, выход сумматоравычитателя подключен к информационному входу регистра сдвига, выходкоторого подключен к второму входусумматора-вычитателя и информационному входу цифроаналогового преобразователя, управляющий вход которого подключен к выходу генератораопорного напряжения, управляющийвход которого соединен с информационным входом регистра, информационный вход второго блока памяти объдинен с вторым входом элемента ИСЧАЮЩЕЕ ИЛИ и является информационным входом Формирователя, причемблок управления содержит первый ивторой счетчики, дешифратор, адресный счетчик, мультиплексор, элементИ, узел сравнения и синхронизатор,первый и второй выходы которого подключены соответственно к входу сброса и счетному входу адресного счетчика, выход старшего разряда которогоподключен к первому информационному ультиплексора, управляющииторого подключен к третьеминхронизатора, четвертыйкоторого подключен к счетн му входу первого счетчика, пятыи выход синхронизатора подключен к первому входу элемента И, выход которого подключен к счетному входу второго счетчика, информационный выход которого подключен к первому ходу узла сравнения, выход переполнения адресного счетчика подключен к входу останова синхронизатора, шес той выход которого подключен к входу сброса второго счетчика, выход разрядов первого счетчика и седьмой+ ь( + с) цесс обра авить в ви= 1(И - Ь(И еслиеслиесли если можтогда и но пред-1 и х(п -1 и х(п 1 и х(п 1 и х(п ЕЬ) выход синхронизатора подключены соответственно к адресному и управляющему входам второго блока памяти,информационный выход адресного счетчика (кроме старшего разряда) поразрядно подключен к адресному входублока памяти коэффициентов, восьмойвыход синхронизатора подключен квходу генератора опорного напряженияи входу синхронизации регистра, информационный выход первого счетчикаи девятый выход синхронизатора соответственно подключены к адресному иуправляющему входам первого блока.памяти, девятый, десятый и одиннадцатый выходы синхронизатора и выход Изобретение относится к вычислительной технике и может быть использовано для моделирования случайных процессов при исследовании сложных систем, в частности для воспроизве ,цения случайных вибропроцессов с заданной спектральной плотностью мощности при исследовании надежности сложных систем с помощью вибростендов,10Цель изобретения - расщирениеЪ Функциональных воэможностей у стройства за счет формирования случайных процессов с произвольной фазочастотной характеристикой. 15 узла сравнения блока управлениясоответственно подключены к группевходов кода управления регистра сдвига, всод запуска синхронизатораблока управления является входом запуска формирователя, информационныйвыход второго блока памяти подключенк входу дешифратора, выход которогоподключен к управляющему входу сумматора-вычитателя, информационныйвыход регистра подключен к второмувходу узла сравнения блока управления, второй информационный входмультиплексора которого подключен кинформационному выходу первого блока памяти. В предлагаемом цифровом формирователе спектра применен другой подход к решению задач увеличения быстродействия цифрового нерекурсивного Фильтра бинарного еигнала с нелинейной Фазочастотной характеристикой и увеличения. точности задания спеЮ" ральной плотности мощности.Положим ЕЬ) = Ь(с)х(п - К) + + Ь(И + с)х(п -- 1 с)тогда для рассчитанной весовой Функции цифрового нерекурсивного фильтра с заданной (в общем случае - нелинейной) фазочастотной характеристикой процесс образования будет следующий.ЕЬ, д)Затем осущфициента перебез учета выпга акс макс 2(К,40 2 макс/2"(а, 3) 3 11 71Если расчет 2(М, 3), где 3 = 1,2, произвести на ЭВМ (в блоке задания коэффициентов), а в блок весовых коэффициентов цифрового фильтра записать рассчитанные значения 2 ЬЗ)формирование одного выходного отсчета у(п) можно осуществить, как и в . случае формирования случайного процесса с линейной фазочастотной характеристикой в известном устройст О ве, за Н элементарных тактов при помощи только одного цифрового не- рекурсивного Фильтра.Увеличение точности задания спектральной плотности мощности при одновременном упрощении устройства достигается в предлагаемом цифровом формирователе спектра применением двух умножителей выходных отсчетов генерируемого .случайного процесса, При этом первый цифровой., умножитель, реализованный на регистре сдвига (регистр сдвига выполняет также функции регистра-аккумулятора накапливающего сумматора), осущест вляется умножение кодов выходных отсчетов на являющуюся целой степе- . нью числа два величину, такую, что в результате умножения кодов выходных отсчетов на данную величину используется полная разрядная сетка цифроаналогового преобразователя. Второй, аналоговый умножитель предназначен для управления уровнем генерируемого процесса. На фиг. 1 представлена схема цифрового формирователя спектра; на фиг. 2 - структурная схема блока управления; на Фиг. 3 - временная диаграмма./Цифровой формирователь спектра содержит информационный вход 1 устройства, блок 2 (оперативной) памяти, блок 3 управления, блок ч памяти коэффициентов, сумматор-вычита тель 5, регистр (памяти) 6, цифроаналоговый преобразователь 7, фильтр 8 низких частот, вход 9 задания коэффициентов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, блок 11 (оперативной) памя ти, регистр 12 сдвига, генератор 13 опорного напряжения.Блок 3 управления содержит синхронизатор 1 ч, адресный счетчик 15, счетчик 1 б, узел 17 сравнения, эле мент И 18, мультиплексор 19, дешифратор 20 (Формирования кода операции) и счетчик 21. 804 4Цифровой Формирователь спектраработает следующим образом.Для обеспечения генерирования цифровым формирователем спектраслучайного процесса с заданной спектральной плотностью мощности осуществляется расчет весовых коэффициентов Ь(1 с) цифрового нерекурсивного фильтра в соответствии с одним из известных алгоритмов, обеспечивающих максимальную точность задания спектральной плотности мощности. Их массива полученных весовых коэффициентов цифрового фильтра форми" руются пары весовых коэффициентов Ь(1 с) и ЬМ + 1 с), где 1 с = О, 1, И - 1, и вычисляются их линейные комбинациисумма+(1, 1) = 1(И + Ь(й + И разность Е(1 с, 2) = Ь(1 с) - Ь(М + 1 с).Полученный массив величин Е (К,3) масштабируется в соответствии с фор- мулой твляется расчет коэф чи цифрового фильтра нения операции сдвиЕ.1)/,2(1 с, 2).к=оПо полученному значению коэффициента передачи цифрового фильтра пределяется величина Р, являющаясяелым числОм. Р -1 1 о 8, р,где 1 - разрядность регистра сдвига1 - означает операцию взятияближайшего целого числа, не меньшего 1 о 8,(3.Величина Р определяет количество сдвигов в регистре сдвига в сторону старших разрядов кодов отсчетов фор мируемого случайного процесса, при котором старший значащий разряд максимально возможного кода выходно го отсчета не выйдет за пределы разрядной сетки регистра сдвига.Далее осуществляется расчет величины Ч, записываемой в блок задания опорного напряжения, по формулет.е, цифровой фильтр имеет коэффициент передачи, равный расчетномуЦифровой Формирователь спектра имеет два режима работы: режим записи коэффициентов в блоки устройства и режим генерирования случайного процесса с заданной спектральной плотностью мощности.Первый импульс подтверждения выдачи данных, Формируемый по входу запуска, переводит синхронизатор 14 блока 3 управления в режим записи коэффициентов, одновременно синхронизатором 14 Формируется импульс записи информации, поступающей с входа 9 задания коэффициентов, в регистр 6 памяти и генератор 13 опорного напряжения. Синхронизатором Формируется также импульс сброса в нуль адресного счетчика 15 блока 3 управления. 1 О 15 В режиме записи коэффициентов отключается внутренний генератор тактовых импульсов синхронизатора 14, а к первому адресному разряду входа блока 4 памяти коэффициентов подключается через мультиплексор 19 выход Р-го разряда адресного счетчика 15. Запись величин Е%, 1) сумм парвесовых коэффициентов цифрового не-рекурсивного Фильтра осуществляетсяв четные ячейки памяти блока 4 памяти коэффициентов на тактах режимазаписи с второго по (Ы + 1)-й такт,причем запись величин ЕЬ 1) осу"ществляется в порядке возрастанияиндексов 1 с,Запись величин Е(К, 2) разностейпар весовых коэффициентов цифровогофильтра осуществляется в нечетныеячейки памяти 4 блока памяти коэффициентов на тактах режима записикоэффициентов с (Н + 2)-го по(2 М + 1)-ый такт в порядке возраста"ния индексов К,На (2 И + 1)-ом такте режима записи сигнал, появляющийся на (В + 1)-омвыходе адресного счетчика 15 блока3 управления, переводит синхронизатор 14 в режим генерирования случайного процесса,прифэтом подключаетсявнутренний генератор тактовых импульсов синхронизатора 14, а к первому адресному разряду входа блока4 памяти коэффициентов подключаетсячерез мультиплексор 19 блока 3 уп 20 25 30 40 45 50 55 равления выход блока 11 оперстивной памяти.В режиме генерирования случайного процесса работа цифрового формирователя спектра в установившемся режиме происходит следующим образом.Формирование одного выходного отсчета у(п) случайного процессаосуществляется в. устройстве заР + В) элементарных тактов гдеРмюкс+ 1 "макс - максимально ,возможное значение величины Р, определяемое рассчетно. Следует отметить, что Б( Й,На первом элементарном такте формирования очередного отсчета,:у(п) выходного случайного процесса счетчик 21 блока 3 управления Формирует код адресов ячеек памяти блоков 2 и 1 1 оперативной памяти, в которых записаны код элемента х(п) случайной бинарной последовательности, генерируемой по входу 1, и код результата анализа на равнозначность элементов х(п) и х(п - Й соответственно, Адресный счетчик 15 формирует разряды с второго по к-й кода адреса пары ячеек памяти блока 4 памяти коэффициентов, в которых записаны коды величины Е(0, 3). Выбор определенной величины Е(0, 1) или "ф 2(О, 2) осуществляется по первому разряду кода адреса блока 4 памяти коэффициентов, поступающему через мультиплексор 19 с выхода блока 11 оперативной памяти. Код величины К(0, 3) с выхода блока 4 памяти коэффициентов поступает на вход сумматора-вычитателя 5, на другой вход которого поступает код нуля с выхода предварительно обнуленного регистра 12 сдвигаКод операции сумматора-вычитателя 5 задается дешифратором 20 формирования кода операции блока 3 управления, на вход которой поступает с выхода блока 2 оперативной памяти код элемента х(п) входной случайной последовательности, определяющий код опера" ции: код операции вычитания из кода, поступающего с выхода регистра 12 сдвига, кода величины 2(0, 1), если х(п), и код операции сложения, если х(п) = 1, Код результата выполненной операции, представляющий собой частичную сумму, записывается в регистр 12 сдвига.Аналогично, на втором элементарном такте формирования очередного выходного отсчета из блока 4 памятиЪкоэффициентов выбирается код соответствующей величины Е(1, 3) р который поступает на первый вход сумматоравычитателя 5, на второй вход которого поступает с выхода регистра сдвига 12 код частичной суммы Е(0, 1)х(п). Код операции сумматоравычитателя 5, определяемый кодом элемента х(п - 1) входной последовательности, задается дешифратором 20 формирования кода операции. Код результата выполненной операции, представляющий собой частичную сумму, записывается в регистр 12 сдвига.На -м элементарном такте формирования очередного отсчета у(п) выходного случайного процесса счетчик 21 блока 3 управления формирует код адресов ячеек памяти блоков 2 и 11 оперативной памяти, в которых записаны код элемента хР - 1 + 1) случайной бинарной последовательнос" ти, генерируемой по входу, и код результата на равнозначность кодов элементов х(п -+ 1) и х(п - М 1 + 1) соответственно. Ацресный счетчик 15 формирует разряды с второго по 1-й кода адреса пары ячеек памяти блока 4 памяти коэффициентов, в которых записаны коды величин Е(х - 1, 3), Выбор определенной величины Е(1 - 1, 1) или Е(1 - 1, 2) осуществляется по первому разряду кода адреса блока 4 памяти коэффициентов, поступающему через мультиплексор 19 с выхода блока 11.оперативной памяти. Код величины Е( - 1, 1) с выхода блока 4 памяти коэффици" ентов поступает на первый вход сумматора-вычитателя 5, на второй вход которого поступает с выхода регист-,а сдвига 12 код частичной суммы1-2К(К -х(п - К). Код операпии (К есумматора-вычитателя 5 задается дешифратором 20 формирования кода операции, на вход которой поступает с выхода блока 2 оперативной памяти код элемента х(п -+ 1) входной случайной последовательности, определяющий код операции сумматоравычитателя 5:код операции вычитания из кода частичной суммы кода величины Е(1 - 1, 3) если х(п - 1 + 1)= 0 и код операции сло)кения, еслих(п - 1 + 1) = 1. Код результата5 выполненной операции, представляю.1-1Фщийсобой частичную сумму .Е Е(ЕК 1)Кп аох(п - И, записывается в регистр1 О 12 сдвига.На (Х - 1)-м элементарном тактеформирования очередного выходногоотсчета у(п) из блока 4 памяти ко- .15 эффициентов выбирается код соответствУющей величины ЕР - 2 р 3), кото,рый поступает на первый вход сумматора-вычитателя 5, на второй входкоторого поступает с выхода регист ра сдвига 12 код частичной суммыСЕос, 1) х(п - 1 с) .КпЬКод операции сумматора-вычитателя 5, 25 определяемый кодом элемента х(п - М++ 2) входной последовательности,задается дешифратором 20 формирования кода операции блока 3 управленияКод результата выполненной 30 операции, представляющий собой частичную суммуй"С Е(1 с, 3)х(п - 1 с)Каьзаписывается в регистр 12 сдвига. На И-м элементарном такте формирования очередного отсчета у(п)выходного случайного процесса счетчик 21 блока 3 управления формируеткод адресов пары ячеек памяти блоков е 2 и 11 оперативной памяти, в которых записаны код элемента х(п - И ++ 1) случайной входной последовательности и код результата анализана равнозначность кодов элементовх(п - Ь + 1) и х(п - 2 И + 1) соотвественно. Адресный счетчик 15 блока 3 управления формирует разряды 50с второго по Й-й кода адреса парыячеек памяти и блока 4 памяти коэффициентов, в которых записаны кодывеличин Е(к 1 - 1, 3). Выбор определенной величины Е(И - 1, 1) илиЕ(И - 1, 2) осуществляется по первому разряду кода адреса блока 4 памяти коэффициентов,. поступающему через мультиплексор 19 блока 3 управления с выхода блока 11 оперативнойпамяти. Код величины 2(Н - 1,3) .с выхода блока 4 памяти коэффициентов поступает на первый вход сумматоравычитателя 5, на второй вход кото" рого поступает с выхода регистра сдвига 12 код частичной суммы. Код операции сумматора-вычитателя 5, определяемый кодом элемента х(п - Х + + 1) входной случайной последователь ности, задается дешифратором 20 формирования кода. Код результата выполненной операции, представляющий собой окончательную суммуМ 15:Б 2(1 с, 3)х(п - М,козаписываетсяв регистр 12 сдвига,На (И + )-м элементарном такте работы устройства счетчик 21 блока 3 управления не изменяет код адресов ячеек памяти блоков 2 и 11 оперативной памяти, по которым записаныкод элемента х(п - И + 1) случайной входной последовательности и код25 результата анализа на равнозначность кодов элементов х(п - И + 1) их(п - 2 И + 1) соответственно. Код элемента х(п - М + 1) с выхода блока 2 оперативной памяти поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, на другой вход которого поступает с входа 1 код элемента х(п + 1)Запись кода результата анализа на равнозначность кодов элементовх(п + 1) и х(п - И + 1) входной35 случайной последовательности, поступающего с выхода элемента ИСКЛЮЧАЮ- . ЩЕЕ ИЛИ 10 на информационный вход блока 11 оперативной памяти, осуществляется по сигналу, вырабатываемому синхронизатором 14 блока 3 управления. Регистр 12 сдвига на (1 + 1)-м элементарном такте переводится синхронизатором 14 из режима параллельной45 записи информации с выхода сумматора-вычитателя 5 в режим сдвига записанной в него информации, одновременносинхронизатор 14 выдает на установочный вход счетчика 16 сигнал50 разрешения счета синхроимпульсов, поступающих через открытый узлом 17 сравнения кодов элемент И 18.На (И + 2)-м элементарном такте осуществляется запись кода элемента х(п + 1) входной случайной последовательности в ячейку памяти блока 2 оперативной памяти, в которой ранее был записан код элемента х(п - И ++ 1), а также осуществляется сдвиг информации в регистре 12 сдвига еще на один разряд в сторону старших разрядов.С (И + 3)-го по (И + Р) -й элементарный такт осуществляется сдвиг,информации в сторону старших разрядов в регистре 12 сдвига.На (г 1 + Р)-м элементарном такте код состояния на выходе счетчика 16, на счетный вход которого поступило в режиме счета Р-импульсов, станет равным коду величины Р, хранящемуся в регистре 6 памяти, и узел 17 сравнения закроет элемент И 18, те. на следующих элементарных тактах на счетный вход счетчика 16 синхроимпульсы поступать не будут и код состояния на выходе счетчика 16 не изменится. Узлом 17 сравнения задается также режим хранения информации регистру 12 сдвига, в ко К у(п) = 2 с Е(1 с, 3)х(п - 1 с).Рк=оС Р + 1)-го по (И + 8 - 1)-йэлементарный такт никакие операциив устройстве не производятся.На (Ы + 8)-м элементарном такте код выходного отсчета узап) записывается в регистр цифроаналогового преобразователя 7, на аналоговый вход опорного напряжения которого поступает с выхода генератора 13 задания опорного напряжения постоянное напряжение величиной О.Аналоговый дискретный случайный сигнал с выхода цифроаналогового преобразователя 7 поступает на вход фильтра 8 низких частот, осуществляющего подавление нерабочих повторов в спектре формируемого процесса.На следующем элементарном такте, являющемся первым тактом формирования очередного выходного отсчета у(п + 1), по сигналам, формируемым синхронизатором 14 блока 3 управления, производится обнуление регистра 12 сдвига и счетчика 16 блока 3 управления. Регистру 12 сдвига задается режим параллельной записи информации. На первом элементарном такте Формирования очередного выходного отсчета у(п + 1) формируется,первая частичная сумма, котораязаписывается в регистр 12 сдвига. Дальнейшее функционирование устройства происходит аналогично вьппеописанному.101804 Явмь кдщрвреееюФ йнерц е М Фи Составитель А.ВарановРедактор В.Иванова ТехредЛ.Мартяшова Корректор И,Э писное а СССР д. 4 Патент", г. Ужгород, ул. Проектная, 4 ал Заказ 4864/41 Тир ВНИИПИ Госуд по делам 113035, Мо асв710 Под ственного комитет бретений и открыт Ж, Раушская на