Система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСОЯ ЛИН ае гг дц НО 4 Ы 7/ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ма Фхс(21) (22) (46) (72) и О.Г (71) орден полит им. В.И. Ленин (53) 621.397 ( (56) 1. Авторс Н 794774, кл.2. Авторско г 987854, кл. (прототип). 88.8)ое свиде04 И 7/свидетел04 М 7/ ельство СССР8, 1979.ьство СССР8, 1981 34 17068/18-0905.04.8223.07.84. Бюл.27Н.Г. Харатишвили, Т.А. ВекуЗумбуридзеГрузинский ордена Ленина иа Трудового Красного Знаменехнический институт(54)(57) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМАТЕЛЕВИЗИОННОГО СИГНАЛА С ПОМОЬЮДИФФЕРЕНЦИАЛЬНОЙ ИМПУЛЬСНО-КОДОВОЙМОДУЛЯЦИИ, содержащая на передающейстороне последовательно соединенныевычитатель, первый вход которогоявляется входом передающей сторонысистемы, квантователь, преобразователь кода, блок запрета, сумматор,элемент задержки, умножитель, выходкоторого подключен к вторым входамвычитателя и сумматора, и коммутатор каналов, а также формировательуправляющих импульсов, выход которого подключен к второму входу блоказапрета и к второму входу коммутатора каналов, третий вход которогосоединен с выходом квантователя, авыход является выходом передающей.стороны системы, а на приемной стороне - последовательно соединенныепреобразователь кода, вход которого объединен с первым входом первогоблока обнаружения ошибки и входомпервой линии задержки и является входом приемной стороны системы, первый блок запрета, сумматор, элемент задержки, умножитель и первый коммутатор каналов, второй вход которого объединен с первым входом формирователя длительностиимпульсов коммутации и с входом второй линии задержки и подключен к выходу первого блока обнаружения ошибки, а выход первого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входу регистра сдвига, первый и второй выходы которого подключены соответственно к первому и второму входам коммутатора каналов, формировательуправляющих импульсов, выход которого соединен с вторым входом первого блока запрета, с вторым входом первого блока обнаружения ошибки, третий вход которого подключен к вы- Я ходу умножителя, с вторым входом формирователя длительности импульсов коммутации и с входом третьей линии задержки, последовательно соединенные блок запрета, первый вход которого подключен к выходу первой лнии задержки, блок исправления ошибок, блок преобразователей кода и блок сумматоров, выход которого подключен к первомувходу блока выдачи цифрового видеосигнала, выход которого является выходом приемной стороны системы, последовательно соединенные ф блок обнаружения искаженных элементов изображения и блок формирователей управляющих импульсов, включенные между выходом первой линии задержки и вторым входом блока исправления ошибок, последовательно соединенные второй блок обнаружения1104690 ошибок и блок формирователей импульсов коммутации, включенные междувыходом первой линии задержки ивторым входом блока выдачи цифрового видеосигнала, последовательносоединенные блок элементов задержки,блок умножителей и блок коммутации,включенные между выходом блока сумматоров и вторым входом блока сумматоров, четвертая линия задержки,включенная между выходом второгокоммутатора каналов и третьим входомблока выдачи цифрового видеосигнала,при этом выход формирователя длительности импульсов коммутации соединен с третьим входом второго коммутатора каналов и с вторым входомблока обнаружения искаженных элементов изображения, выход третьей линиизадержки - с вторым входом второгоблока запрета, с вторым входом блокаформирователей управляющих импульсов,и с вторым входом второго блока обИзобретение относится к средствам связи и может быть использовано при построении цифровых и видеотелефон" ных систем.Известна система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции, которая содержит на передающей стороне вычитатель, выход которого соединен с входом квантовате ля, к выходу которого подключен вход преобразователя кодов, при этом первый вход вычитателя является входом передающей стороны системы, а второй вход вычитателя соединен с первым 15 входом сумматора и с выходом умножителя, вход умножителя через элемент задержки подключен к выходу сумматора, а также коммутатор каналов, блок запрета и формирователь управ ляющих импульсов, причем первый вход коммутатора каналов соединен с первым входом сумматора, второй вход коммутатора каналов подключен к выходу квантователя, а выход коммута тора каналов является выходом передающей стороны системы, первый вход наружения ошибок, третий вход которого подключен к выходу блока умножителей, а выход второй пинии задержки соединен с вторым входом блока коммутации, третий вход которого подключен к выходу пятой линии задержки, о т л и ч а ю щ а я с я тем, что, с целью повышения помехоустойчивости, на приемной стороне введены блок вьщеления контрольного отсчета и блок формирования кодовой комбинации, ,включенные последовательно, причем первый вход блока вьщеления контрольного отсчета подключен к выходу первой линии задержки, второй вход - квыходу формирователя управляющих импульсов, выход блока формирования кодовой комбинации соединен с треть-, им входом первого коммутатора каналов и с входом пятой линии задержки, а выход блока формирования импульсов коммутации подключен к четвертому входу блока коммутацииблока запрета подключен к выходупреобразователя кодов, второй входблока запрета подключен к выходуформирователя управляющих импульсов,а выход блока запрета соединен свторым входом сумматора, а на приемной стороне - сумматор, к выходукоторого через элемент задержки подключен вход умножителя и преобразователь кода, вход которого являетсявходом приемной стороны системы,блок обнаружения ошибок, первый ивторой коммутаторы каналов, регистрсдвига, блок запрета, формировательуправляющих импульсов и формирователь длительности импульсов коммутации, причем первый вход блока обнаружения ошибок объединен с входомпреобразователя кода, а другой еговход подключен к выходу умножителяи к первому входу первого коммутатора каналов, выход которого соединен с первым входом сумматора, второй вход сумматора соединен черезблок запрета с выходом преобразователя кодов, а выход сумматора подключен к входу регистра сдвига, пер1 О Наиболее близким к предлагаемой является система передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции., содержащая на передающей стороне последовательно соединенные вычитатель, первый вход которого является входом передающей стороны системы, квантователь, преобразователь кода, блок запрета, сумматор, элемент задержки, умножитель, выход которого подключен к вторым входам вычитателя и сумматора,и коммутатор каналов, а также формирователь управляющих импульсов, выход которого подключен к второму входу блока запрета и к второму входу коммутато; ра каналов, третий вход которогосое динен с выходом квантователя, а выход является выходом передающей 40 45 50 55 вый выход которого соединен с первым входом второго коммутатора каналов, второй выход регистра сдвига соединен с вторым входом первого коммутатора каналов, третий выход регистра 5 сдвига соединен с вторым входом второго коммутатора. каналов, на третий вход которого подключен выход фор-, мирователя длительности импульсов коммутации, выход формирователя управляющих импульсов соединен с вторым входом блока запрета,. третьим входом блока обнаружения ошибки и с вторым входом формирователя длительности импульсов коммутации, первый вход формирователя длительности импульсов коммутации соединен с выходом блока обнаружения ошибок и с третьим входом первого коммутатора каналов 1.20Однако в системе передачи и приема телевизионного сигнала замена блоковэлементов является эффектив.ным до некоторого предела значения вероятности появления ошибки, так как при больших значениях вероятности ошибки, порядка 10 -10 увеличивается вероятность того, что неисправный блок элементов будет заменен блоком, который значительно сдви- ЗО нут в вертикальном направлении. Вследствие этого, при вероятностях ошибки указанного порядка, система передачи и приема телевизионного сигнала оказывается неработоспособной, 35 что выражается в недопустимом ухудшении качества восстановленного изображения. стороны системы, а на приемной стороне последовательно соединенныепреобразователь кода, вход которогообъединен с первым входом первого блока обнаружения ошибки и входомпервой линии задержки и является входом приемной стороны системы, первыйблок запрета, сумматор, элемент задержки, умножнтель и первый коммутатор каналов, второй вход которогообъединен с первым входом формирова-,теля длительности импульсов коммутации и с входом второй линии задержки и подключен к выходу первогоблока обнаружения ошибки, а выходпервого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входурегистра сдвига, первый и второй вы.ходы которого подключены соответственно к первому и второмч входамвторого коммутатора каналовформирователь управляющих импульсов, вы-.ход которого соединен с вторымвходом первого блока запрета, свторым входом первого блока обнаружения ошибки, третий вход которого подключен к выходу умножителя, с вторымвходом формирователя длительностиимпульсов коммутации и с входомтретьей линии задержки, последовательно соединенные блок запрета,первый вход которого подключен к выходупервой линии задержкиблок исправления ошибок блок преобразователейкода и блок сумматоров, выход которого подключен к первому .входу блокавыдачи цифрового видеосигнала, выходкоторого является выходом приемнойстороны системы, последовательносоединенные блок обнаружения искаженник элементов изображения и блок формирователей управляющих импульсов,включенные между выходом первойлинии задержки и вторым входом блокаисправления ошибок, последовательносоединенные второй блок обнаруженияошибок и блок формирователей импульсов коммутации, включенные между выходом первой линии задержки и вторымвходом блока выдачи цифрового видеосигнала, последовательно соединенныеблок элементов задержки, блок умножителей и блок коммутации, включенныемежду выходом блока сумматоров и вторым входом блока сумматоров, четвертая линия задержки, включенная междувыходом второго коммутатора каналови третьим входом блока выдачи цифро 1104690Цель изобретения - повышение помехоустойчивости системы,Для достижения поставленной цели в системе передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции, содержащей на передающей стороне последовательно соединенные вычитатель, первый вход которого является входом передающей стороны 50 вого видеосигнала, при этом выходформирователя длительности импульсовкоммутации соединен с третьим входомвторого коммутатора каналов и свторым входом блока обнаружения искаженных элементов изображения, выходтретьей линии задержки - с вторымвходом второго блока запрета, с вторым входом блока формирователей управ.ляющих импульсов и с вторым входомвторого блока обнаружения ошибок,третий вход которого подключен к выходу блока умножителей, а выход второй линии задержки соединен с вторымвходом блока коммутации, третий вход 15которого подключен к выходу пятойлинии задержки 2 .Однако при очень больших значениях вероятности появления ошибкиувеличивается вероятность того, 20что ошибка произойдет в блоках элементов одной нумерации в нескольких последующих по полю строк, в этомслучае в конце блока элементов впетле обратной связи сумматоров приемной стороны системы будут подставляться значения элементов изображения соседних с последними элементами блоков и расположенных на предыдущей строке. В следствии этого мо- З 0жет возникнуть ситуация, когда значение последнего элемента блока передающей стороны системы и последнегоэлемента блока, записанного в сумматорах приемной стороны, будут отличаться друг от друга на величинубольше, чем максимальное число,представленное четырьмя младшимиразрядами,В результате на приемной стороне 40следующий блок элементов будет ошибочным, независимо от ошибки в канале. Исправления такого ошибочногоблока элементов не происходит,и онзаменяется соответствующим блокомпредыдущей строки. Вследствие такихдополнительных замен ухудшается качество восстановленного изображения1 системы, квантователь,преобразователь. кода, блок запрета, сумматор, элемент задержки, умножитель, выход которого подключен к вторым входам вычитателя и сумматора, и коммутатор каналов, а также формирователь управляющих импульсов, выход которого подключен к второму входу блока запрета и к второму входу коммутатора каналов, третий вход которого соединен с выходом квантователя, а выход , является выходом передающей стороны системы, а на приемной стороне- последовательно соединенные преобразователь кода, вход которого объединен с первым входом первого блока,обна,ружения ошибки и входом первой линии задержки и является входом приемной стороны системы, первый блок запрета, сумматор, элемент задержки, умножитель и первый коммутатор каналов, второй вход которого объединен с первым входом формирователя длительности импульсов коммутации и с входом второй линии задержки и подключен к выходу первого блока обнаружения. ошибки, а выход первого коммутатора каналов соединен с вторым входом сумматора, выход которого подключен к входу регистра сдвига, первый и второй выходы которого подключены соответственно к первому и второму входам второго коммутатора каналов, формирователь управляющих импульсов, выход которого соединен с вторым входом первого блока запрета, с вторым входом первого блока обнару жения ошибки, третий вход которого подключен к выходу умножителя, с вторым входом формирователя длительности импульсов коммутации и с входом третьей линии задержки, последовательно соединенные блок запрета, первый вход которого подключен к выходу первой линии задержки, блок исправления ошибок, блок преобразователей кода и блок сумматоров, выход которого подключен к первому входу блока выдачи цифрового видеосигнала, выход которого является выходом приемной стороны системы, последовательно соединенные блок обнаружения искаженных элементов изображения и блок формирователей управляющих импульсов, включенные между выходом первой линии задержки и вторым входом блока исправления ошибок, последовательно соединенные второй блок обнаружения оши1104690 8запрета, Формирователь 5 управляющихимпульсов, сумматор 6, элемент 7задержки, умножитель 8, коммутатор9 каналов, на приемной стороне. преобразователь 10 кода, первыйблок 11 запрета, сумматор 2, первыйкоммутатор 13 каналов, умножитель 14,элемент 15 задержки, первый блок 16обнаружения ошибок, формирователь 17управляющих импульсов, формирователь18 длительности импульсов коммутации, регистр 19 сдвига, второй коммутатор 20 каналов, первую линию 21задержки, третью линию 22 задержки,вторую линию 23 задержки, пятую линию 24 задержки, четвертую линию 25задержки, блок 26 обнаружения искаженных элементов изображения, второйблок 27 запрета, блок 28 и"правленияошибок, блок 29 формирователей управляющих импульсов, блок 30 умножителей, второй блок 31 обнаруженияошибок, блок 32 преобразователей кода, блок 33 элементов задержек, блок34 формирования импульсов коммутации, блок 35 сумматоров, блок 36 коммутации, блок 37 выдачи цифровоговидеосигнала, блок 38 выделения контрольного отсчета, блок 39 формирования кодовой комбинации. бок и блок формирователей импульсов коммутации, включенные между выходом первой линии задержки и вторым входом блока выдачи цифрового видеосигнала, последовательно 5 соединенные блок элементов задержки, блок умножителей и блок коммутации, включенные между выходом блока сумматоров и вторым входом блока сумматоров, четвертая линия задержки, 10 включенная между выходом второго коммутатора каналов и третьим входом блока выдачи цифрового видеосигнала, при этом выход формирователя длительности импульсов коммутации соединен 15 с третьим входом второго коммутатора каналов и с вторым входом блока обнаружения искаженныхэлементов изображения, выход третьей линии задержки - с вторым входом второго 20 блока запрета, с вторым входом блока формирователей управляющих импульсов и с вторым входом второго блока обнаружения ошибок, третий вход которого подключен к выходу блока умножителей,25 а выход второй линии задержки соединен с вторым входом блока коммутации, третий вход которого подключен к выходу пятой линии задержки, на приемной стороне введен блок выделения контрольного отсчета и блок формирования кодовой комбинации, включенные последовательно, причем первый вход блока выделения контроль ного отсчета подключен к выходу первой линии задержки, второй вход - к выходу формирователя управляющих импульсов, выход блока формирования кодовой комбинации соединен с третьим входом первого коммутатора каналов и с входом пятой линии задержки, а выход блока формирования импульсов коммутации подключен к четвертому входу блока коммутации.На фиг,1 представлена структурная электрическая схема передающей стороны системы передачи приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции; на фиг.2 - структурная электрическая схема приемной стороны системы передачи и приема телевизионного сигнала с помощью дифференциальной импульсно-кодовой модуляции. 30 35 40 45 50 55 Система содержит на передающейстороне вычитатель 1, квантователь2, преобразователь 3 кода, блок 4 Система работает следующим образом.На первый вход вычитателя 1 подается входной видеосигнал, представленный, например, параллельным восьми- разрядным двоичным кодом, В вычитателе 1 из входного сигнала вычитается задержанное в петле обратной связи, например,на период дискретизации. (что соответствует одному элементу изображения) значение видеосигнала. Полученное в вычитателе 1 разностное значение двух соседних отсчетов кван. туется в квантователе 2 по нелинейной шкале, что позволяет, учитывая свойства зрения, значительно сократить число уровней квантования. Так, например, при 256 уровнях квантования входного видеосигнала достаточно 16 уровней при нелинейном квантовании разностного сигнала. Квантованное на 16 уровнях значение разностного сигнала в квантователе 2 преобразуется в четырехразрядный код Грея для передачи по каналу связи.Для выполнения арифметических операций в петле обратной связи в преобразователь 3 кода код Греяпреобразуется в восьмиразрядный двоичный код, В сумматоре 6 происходит сложение текущего разностного значения и значения предыдущего отсчета, полученного после задержки в.элементе 7 задержки.На приемной стороне в сумматоре 12 происходит аналогичная операция. Принятый разностный сигнал в коде Грея преобразуется в преобразова О теле 10 кода в восьмиразрядный двоичный код, который суммируется в сумматоре 12 со значением предыдущего отсчета видеосигнала, полученного с помощью элемента 15 задержки.Вследствие того, что в системе с дифференциальной импульсно-кодовой модуляцией по каналу связи передается разностныи сигнал, ошибка в одном элементе изображения, возникающая из-за помех или искажений, распространяется при восстановлении видеосигнала на приемной стороне на соседние с ним элементы изображения, образуя на изображении так называемые треки ошибки,Для уменьшения протяженности этихтреков ошибки в петлю обратной связина передающей и приемной сторонахимеются умножители 8 и 14 соответственно. Коэффициент умножения выбирается меньше единицы и в этомслучае искажения (треков ошибок)приобретают. затухающий характер.Однако при больших ошибках последниеподавляются неэффективно. Устранение такого рода искажений можетбыть осуществлено путем использования сильных корреляционных связей,существующих между соседними элементами изображения. Дпя этого каждая строка разбивается на блоки,содержащие определенное количествоэлементов изображения. Последний эле мент каждого блока является контрольным. Расположения контрольных отсчетов, а следовательно,и блоков меняются от строки к строке и от кадрак кадру. Количество отсчетов в блоке 5 Овыбирается таким, чтобы это количество и число элементов в строке не имели общих множителей. Тогда выполняется условие перемещения контрольныхточек и фазы их совпадают через число кадров, равное числу элементов вблоке, Число элементов в блоке, атакже и закон их перемещения устанавливается выбором коэффициента деления делителя частоты, входящего всостав формирователей 5 и 17 управляющих импульсов, на вход которых подаются прямоугольные импульсы с часто.той отсчетов (частота дискретизации).В контрольных точках разностноезначение видеосигнала не передается,а вместо него с помощью коммутатора9 посылается значение видеосигналапредыдущего отсчета, представленное.четырьмя старшими разрядами,На приемной стороне разностныйсигнал в виде четырехразрядного параллельного кода Грея поступает на .вход. преобразователя 10 кода, навход первого блока 16 обнаруженияошибок и через первую линию 21 задержки на вход второго блока. 27запрета, блок 26 обнаружения искаженных элементов изображения,второго блока .31 обнаружения ошибок.В первом блоке 16 обнаружения ошибокпроисходит сравнение в моменты, соответствующие контрольным точкампринятого видеосигнала и видеосигнала, восстановленного и задержан-ного в петле обратной связи на пе -риод дискретизации, представленногочетырьмя старшими разрядами. Сравнения этих значений в остальные моменты времени не происходит, чтообеспечивается подачей на стробирующий вход первого блока 16 импульсовсоответствующей длительности с форми-:рователя 17. Так как в контрольнойточке передается значение предыдущего отсчета, то в случае отсутствия,ошибок при передаче данного блокаэти сравниваемые сигналы равны .и навыходе первого блока 16 сигнал отсутствует. Сигнал отсутствует такжена выходе блока 26 обнаруженияискаженных элементов изображенияВ результате в сумматоре 12 и вовсех четырех сумматорах блока 35сумматоров образуются правильныезначения элементов изображения данного блока и блок 36 выдает соответствующие элементы данного блока36 с выхода одного из сумматораблока 35 сумматоров. Работой блока36 управляет блок 34 формированияимпульсов коммутации. Если же при передаче блока элементов изображения произошла ошибка, то она будет воздействовать на все последующие элементы блока, распо55 ложенные до контрольного отсчета.Поэтому в результате сравнения неправильно восстановленного значе"ния видеосигнала, полученного навыходе петли обратной связи, созначением контрольного отсчета навыходе первого блока 16 появляетсясигнал ошибки. В этом случае вблоке 26 обнаружения искаженныхэлементов изображения осуществляетсяобнаружение искаженного элементаошибочного блока. В основу обнаружения искаженных элементов положено условие существования сильных корреляционных связей между соседнимиэлементами изображения как в горизонтальном, так и в вертикальномнаправлениях. В блоке 26 происходитсравнение кодовых комбинаций разностного сигнала двух смежных пополю строк. В случае превышения результатом сравнения предварительно установленного порогового уровня 1/16 части от максимального размаха входного сигнала) при одновременном превышении разностным сигналом данной строки заданного порога (1/16 части от максимального размаха входного сигнала) формируется сигнал, который выдается на выход в том случае, когда от первого блока 16 обнаружения ошибок поступает сигнал о наличии ошибки в блоке элементов. Выходной сигнал блока 26 поступает на блок 29 формирователей управляющих импульсов, где формируются импульсы управления с длительностью периода дискретизации, поступающие в блок 28 исправления ошибок. Второй блок 27 запрета исключает проникновение контрольного отсчета в блок 28 исправления ошибок. В блоке 28 из входной последовательности формируется четыре потока. В случае отсутствия импульсов управления эти потоки не отличаются от исходного. При наличии импульсов управления в каждом потоке инвертируется по одному разряду искаженной кодовой комбинации. Сигналы с выхода блока 28 поступают в блок 32 преобразователей кода, состоящий из четырех идентичных преобразователей. Блок 35 сумматоров содержит четыре одинаковых сумматора, в каждом из которых происходит сложение текущего разностного значения и значенйя предыдущего отсчета, по 5 О 5 20 25 30 35 40 45 50 лученного после задержки в блоке 33 элементов задержки. Блок 30 умножителей состоит из четырех одинаковых умножителей, коэффициенты умножения которых равны коэффициенту умножения умножйтеля 14 . Второй блок 31 обнаружения ошибок содержит четыре элемента обнаружения, в которых происходит сравнение принятого видеосигнала и видеосигналов, восстановленных и задержанных в петле обратной связи на период дискретизации, представленных четырьмя старшими разрядами в моменты, соответствующие контрольным точкам. Сравнение этих значений в остальные моменты времени не происходит, что обеспечивается подачей на стробирующий вход второго блока 31 импульсов соответствующей длительности через третью линию 22 задержки,При правильном обнаружении искаженного элемента ошибочного блока на выходе второго блока 31 появляется сигнал, который после формирования в блоке 34 формирования импульсов коммутации осуществляет выдачу на выход приемной стороны системы с блока 37 сигнала соответствующего сумматора блока 35.При наличии ошибки во время передачи блока элементов формирователь 18 выдает сигнал управления, который пропускает на выход второго коммутатора 20 сигнал соответствующего блока предыдущей строки, который поступает с регистра 19 сдвига, При неправильном обнаружении искаженного элемента второй блок 31 выдает сигнал управления, который пропУскает на выход системы сигналы соответствующего блока предыдущей строки, поступающие через четвертую линию 25 задержки с второго коммутатора 20,В предлагаемой системе цредусматривается последующий алгоритм представления последнего элемента блока на передающей и приемной сторонах системы.На передающей и приемной сторонах в моменты времени, соответствующие контрольным отсчетам, с помощью 1 блока 4 запрета, первого блока 11 запрета и второго блока 27 запретарв,зностный сигнал приравнивается кнулю. При безошибочной передачеблока это соответствует тому, чтона восстановленном изображении напередающей и приемной сторонахсистемы значение яркости в точкеконтрольного отсчета приравнивается к яркости предыдущего отсчета. Но так как контрольный отсчет не стабилизирован в данной точке (положение его меняется от строки к строке и от кадра к кадру), а также учитывая сильную корреляционную связь между соседними элементами изображения, такое повторение яркости незаметно для наблюдателя.При наличии ошибки во время передачи блока на приемной стороне системы предусмотрены два варианта представления последнего элемента блока в петле обратной связи сумматора 12 и сумматоров блока 35При правильном обнаружении искаженного элемента ошибочного блока в петле обратной связи сумматоров блока 35 подставляется значение предпоследнего элемента соответствующего сумматора блока 35 по сигналу управления с второго блока 31 обнаружения ошибок, который поступает на вход блока 36 коммутации после формирования в блоке 34. В этом случае в петле обратной связи сумматора 12 по выходному сигналу первого блока 16 обнаружения ошибок представляется четыре старших разряда предпоследнего элемента блока, переданных в контрольном отсчете, три мпадших разряда устанавливается в нулевое, а следующий за ним разряд в единичное состояние. При неправильном обнаружении илив случае необнаружения искаженногоэлемента в петлю обратной связи сумматоров блока 35 и сумматора 12 5 записывается одинаковое вышеуказанное значение.Значение контрольного отсчетавыделяется блоком 38. На выходеблока 39 образуется кодовая комбинация вида С С С С 1000 (С=О- значение символа в п-ом разряде),которая поступает на вход первогокоммутатора 13 и через пятую линию 24 задержки на вход блока 36коммутации.Ошибка, вносимая из - за округления четырех старших разрядов в значение предпоследнего элемента блока,необходимого для предсказания,непревышает 8 уровней квантования,Линии задержки, входящие в состав системы, осуществляют задержку на время,равное длительности блока элементовизображения.Предлагаемая система с новымалгоритмом представления последнегоэлемента блока повышает помехоустойчивость и улучшает качествб восстановленного иэображения при больших М вероятностях ошибки, так как повышает точность предсказания первогоэлемента следующего блока и тем самым увеличивает вероятность корректирования единичных ошибок в блоках 35 элементов, при этом система усложняется незначительно.:1104690 Составитель Т.Техред А,Ач едактор Е. в Заказ 5323/44 е коми о кая ППП "Патент", г. Ужгород, ул. Проектная,4 фил С ариеинао устРойс Ь Тираж 635. ВНИИПИ Государственного по делам изобретений 035, Москва, Ж, Раушнас ьев Корректор С. Черни Подписита СССытийд.