Функциональный преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 09) (10 з(51) С 06 Р 7/556 ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ордена Ленина институт киберне. тики им. Е.М.Глушкова(56) 1. Авторское свидетельство СССР В 696445, кл, С 06 Р 7556, 1977.2. Авторское свидетельство СССР по заявке И 3412196/18-24, кл. С 06 Р 7/556, 24. 03.82 (прототип) .(54)(57) ФУНКЦИОНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второй итретий регистры сдвига, первыйрегистр аргумента, блок сравнения,первый коммутатор, первый и второйтриггеры, первый, второй, третий,четвертый, пятый и шестой элементыИ, первый второй и третий элементыИЛИ, первый элемент задержки и блокуправления, который состоит из Празрядного распределителяимпульсов,генераторов тактовых и одиночныхимпульсов, второго и третьего коммутаторов, третьего триггера, элемента НЕ, седьмого элемента И, причем.выход генератора тактовых импульсов блока управления соединенс входами синхронизации первого,второго и третьего регистров сдвига,выход которого подключен к первомувходу первого элемента И и к входусброса первого триггера, инверсныйвыход которого соединен через первый элемент задержки с вторымвходом первого элемента И, прямойвыход третьего триггера блока управления подключен к управляющим входам первого и третьего регистров сдвига и первому входу первого элемента ИЛИ, выход которого соединен с входом сброса второго триггера, прямой выход которого подключен к первому входу второго элемента И, выход которого соединен с входом установки первого триггера, прямой выход которого подключен к первому входу второго элемента ИЛИ, выход первого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого подключен к информационному входу третьего регистра сдвига и первому входу первого коммутатора, выход которого соединен с первым информационным входом блока сравнения, второй выход третьего коммутатора блока управле/ ния подключен к входу установкиФ% второго триггера, прямой выход кото- Я рого соединен с первым .входом третьего элемента И, вход синхронизации блока сравнения подключен к выходу генератора тактовых импульсов блока управления, выход седьмого элемента И блока управления соединен с первым входом четвертого элемента И, выход ,которого подключен к второму входупервого элемента ИЛИ, выходы-разрядного распределителя импульсов блока управления соединены с входами первого регистра аргумента, шина нулевого потенциала преобразователя подключена к входу данных третьего регистра сдвига, при этом в блоке управления выход генератора тактовых импульсов соединен с входом й -разрядного распределителя импульсов и через элемент НЕ с первым входом седьмого элемента И, выход которого1100621 подключен к входу сброса третьеготриггера и к первому входу генератора одиночных импульсов, вход начального запуска преобразователя соединен с входом второго коммутатора, выход которого подключен к второмувходу генератора одиночных импульсов, выход которого соединен с информационным входом третьего коммутатора, первый выход которого подключен к входу установки третьего триггера, вход задания состояния преобразоватдяя подключен к управляющемувходу третьего коммутатора, о т л и -ч а ю щ и й с я тем, что, с цельюповышения точности, в него введенывычитатель, второй регистр аргумента и четвертый элемент ИЛИ, а в блокуправления введены двухразрядныйраспределитель импульсов, восьмойэлемент И и второй элемент задержки, причем первый выход двухразрядного распределителя импульсовблока управления соединен с первымвходом пятого элемента И и вторымвходом третьего элемента И, третийвход которого подключен к выходу второго регистра сдвига и информационному входу первого регистра сдвига,выход которого соединен с первымвходом вычитателя, второй вход которого подключен к выходу третьегоэлемента И, а выход вычитателя соединен с информационным вхрдом второго регистра сдвига и с вторым входомпервого коммутатора, вход управлениякоторого подключен к входу заданиярежима преобразователя, вход данныхпервого регистра сдвига соединен с генератор счетчика, управляемый делитель, три триггера, пять элементов И и вход Пуск 1 .Недостаток этого устройства заключается в ограниченных функциональ. -ных воэможностях, которые не позволяют вычислять экспоненциальнуюфункцию.Наиболее близким к предлагаемому 0 является устройство для вычисленияэкспоненциальной функции, содержаИзобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных устройствах и устройствах дискретной автоматики для вычисления экспоненциальной или логарифмической функции.Известно устройство для логарифмирования двоичных чисел, содержащее три регистра сдвига, генератор такто вых импульсов, реверсивный счетчик,прямым выходом третьего триггераблока управления, входы управленияи данных второго регистра сдвигаподключены к шине нулевого потенциала преобразователя, выход первогорегистра аргумента соединен с вторым входом пятого элемента И, выход которого подключен к первомувходу третьего элемента ИЛИ, выходкоторого соединен с вторым входомблока сравнения, первый и второйвыходы которого подключены соответственно к первому и второму входамчетвертого элемента ИЛИ, вьход которого соединен с вторым входом четвертого элемента И, выходы 1 -разрядного распределителя импульсов блокауправления подключены к входам второго регистра аргумента, выход которогосоединен с первым входом шестого элемента И, выход которого подключен к второмувходу третьего элемента ИЛИ, второй выход двухразрядного распределителя импульсов блока управления соединен со вторым входом шестого элемента И,при этомв блоке управления выход последнегоразряда П -разрядного распределителяимпульсов соединен с входом двухразрядного распределителя импульсови первым входом восьмого элемента И,выход которого подключен к второмувходу седьмого элемента И и второмувходу второго элемента И, вход сброса блока сравнения соединен черезвторой элемент задержки с выходомседьмого элемента И, второй выход двухразрядного распределителя импульсов подключен к второму входу восьмого элемента И., щее три регистра сдвига, сумматор,регистр аргумента, блок управления,блок сравнения, коммутатор, три, триггера, шесть элементов И, триэлемента ИЛИ и два элемента задержки 2 .Недостаток этого устройства заключается в ограниченной точностивычислений,10Цель изобретения - повышениеточности,Поставленная цель достигаетсятем, что в функциональный преобразователь, содержащий первьп, второйи третий регистры сдвига, первыйрегистр аргумента, блок сравнения,первый коммутатор, первый и второйтриггеры, первый, второй, третий,четвертый, пятый и шестой элементыИ, первый, второй и третий элементы ИЛИ, первый элемент задержки иблок управления, который состоитиз Й -разрядного распределителя импульсов, генераторов тактовых иодиночных импульсов, второго и третьего коммутаторов, третьего триггера,элемента НЕ, седьмого элемента И,причем выход генератора тактовыхимпульсов блока управления соединенс входами синхронизации первого,второго и третьего регистров сдвига,выход которого подключен к первомувходу элемента И и к входу сбросапервого триггера, инверсный выходкоторого соединен через первый элемент задержки с вторым входом первого элемента И, прямой выход третьего триггера блока управления подключен к управляющим входам первогои третьего регистров сдвига и к первому входу первого элемента ИЛИ,выход которого соединен с входомсброса второго триггера,. прямой выход которого подключен к первомувходу второго элемента И, выход которого соединен с входом установкипервого триггера, прямой выход которого подключен к первому входувторого элемента ИЛИ, выход первогоэлемента И соединен с вторым входом 50второго элемента ИЛИ, выход которогоподключен к информационному входутретьего регистра сдвига и первомувходу первого коммутатора, выходкоторого соединен с первым информационным входом блока .сравнения,второй выход третьего коммутатораблока управления подключен к входу установки второго триггера, прямойвыход которого соединен с первымвходом третьего элемента И, входсинхронизации блока сравнения подключен к выходу генератора тактовых импульсов блока управления, выход седьмого элемента И блока управления соединен с первым входомчетвертого элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выходы н -разрядного распределителя импульсов блокауправления соединены с входами первого регистра аргумента, шина нулевого потенциала преобразователяподключена к входу данных третьегорегистра сдвигов, при этом в блокеуправления выход генератора тактовыхимпульсов соединен с входом П -разрядного распределителя импульсов ичерез элемент НЕ с первым входомседьмого элемента И, выход которогоподключен к входу сброса третьеготриггера и к первому входу генератора одиночных импульсов, вход начального запуска преобразователясоединен с входом второго коммутатора, выход которого подключен к второму входу генератора одиночных импульсов, выход которого соединен с информационным входом третьего комму -татора; первый выход которого подключен к входу установки третьего триггера, вход задания состояния преобразователя подключен к управляющемувходу третьего коммутатора, введенывычитатель, второй регистр аргументаи четвертый элемент ИЛИ, а в блокуправления введены двухразрядныйраспределитель импульсов, восьмойэлемент И и второй элемент задержки, причем первый выход двухразрядного распределителя импульсов блокауправления соединен с первым входомпятого элемента И и вторым входомтретьего элемента И, третий вход которого подключен к выходу второго регистра сдвига и информационномувходу первого регистра сдвига, выходкоторого соединен с первым входомвычитателя, второй вход которогоподключен к выходу третьего элемента И, а выход вычитателя соединен синформационным входом второго регистра сдвига и с вторым входом первогокоммутатора, вход управления которогоподключен к входу задания режимапреобразователя, вход данных перво1100621 го регистра сдвига соединен с прямымвыходом третьего блока управления,входы управления и данных второгорегистра сдвига подключены к шиненулевого потенциала преобразователя, 5выход первого регистра аргументасоединен с вторым входом пятого элемента И, выход которого подключенк первому входу третьего элементаИЛИ, выход которого соединен с вторым входом блока сравнения, первый ивторой выходы которого подключенысоответственно к первому и второмувходам четвертого элемента ИЛИ,выход которого соединен с вторым входом четвертого элемента И, выходыЬ-разрядного распределителя импульсов блока управления подключены квходам второго регистра аргумента,выход которого соединен с первымвходом шестого элемента И, выходкоторого подключен к второму входутретьего элемента ИЛИ, второй выход двухразрядиого распределителяимпульсов блока управления соединен 25с вторым входом шестого элемента И,при этом в блоке управления выходпоследнего разряда П -разрядногораспределителя импульсов соединенс входом двухразрядного распредели- З 0теля импульсов и первым входом восьмого элемента И, выход которогоподключен к второму входу седьмогоэлемента И и второму входу второгоэлемента И, вход сброса блока сравнения соединен через второй элементзадержки с выходом седьмого элемента И, второй выход двухразрядногораспределителя импульсов подключенк второму входу восьмого элемента И.На фиг. 1 изображена структурнаясхема функционального преобразователя; на фиг. 2 - структурная схемаблока управления и регистра аргумента. 15Выходные шины 37-45 являютсясоответственно первым - девятым входами блока 6 управления.Первый 7 и второй 8 регистры аргу мента (фиг. 2) имеют одинаковую структуру и содержат коммутатор 46, элемент ИЛИ 47 и выходную шину 48. Функциональный преобразователь содержит первый 1, второй 2 и третий 3 .регистры сдвига, вычитатель 4, блок 5 сравнения, блок 6 управления, первый 7 и второй 8 регистры аргумента, первый коммутатор 9, первый Б-триггер 10, второй КБ- триггер 11, первый - четвертый элементы ИЛИ 12 - 15, первый - шестой элементы И 16 - 20 и 21, первый элемент 22 задержки и шину 23 входа задания режима преобразователя,Блок 6 управления (фиг. 2) содер- жит генератор 24 тактовых импуль-. сов, й -разрядный распределитель 25 импульсов двухразрядный распределитель 26 импульсов, генератор 27 одиночных импульсов, второй и третий коммутаторы 28 и 29, третий 8-триггер 30, элемент НЕ 3 1, восьмой и седьмой элементы И 32 и 33, второй элемент 34 задержки на время срабатывания триггера, шину 35 входа начального запуска преобразователя, вход 36 задания состояния преобразователя, выходные шины 37-45. функциональный преобразователь работает следующим образом.Генератор 24 тактовых импульсов блока 6 управления вырабатывает последовательность импульсов, из которых распределитель 25 импульсов на Ь -разрядов, где й - количество разрядов регистров 1 и 2 сдвига, формирует и последовательностей импульсов длительностью с = 1/1где 1 тактовая частота, с периодом Т =ь 2 сдвинутых друг относительно друга на время Ь; Двухразрядный распределитель 26 импульсов из последовательности импульсов О -го разряда распределителя 25 импульсов формирует две последовательности импульсов длительностью 12 = и , с периодом Т 2 = 2 с,21 сдви нутых друг относительно друга налвремяЭлементы И 32 и И 33 формируют последовательность импульсов с периодом Т 2 = 2 и /1, коМрый задает один шаг вычислений в устройстве.С помощью коммутатора 29, кото" рый может быть выполнен на два положения, или электронного коммутатора, управляемого внешним сигналом по шине 36, задают два состояния преобразователя, В исходном состоянии коммутатор 29 подключает выход генератора 27 одиночных импульсов к установочному входу триггера 30,1100621 10 а в рабочем состоянии " к шине 39 третьего выхода блока 6 управления.Установка преобразователя в исходное состояние обеспечивается с помощью .коммутатора 28, который может быть выполнен в виде кнопочного переключателя либо в виде электронного ключа, управляемого внешним сигналом по шине 35.С помощью коммутатора 28 запуска. ют генератор 27 одиночных- импуль- сов, выходной сигнал которого устанавливает триггер 30 в единичное состояние на 2 п тактов, так как следующий импульс последовательности,15 .действующий на выходе элемента И 33, сбрасывает триггер 30 в нулевое состояние. Сигнал логической единицы прямого выхода триггера 30 поступает по шине 38 на второй вход блока 6 20 управления, Сигнал второго выхода блока 6 управления поступает через элемент ИЛИ 12 на вход сброса триггера 11, устанавливая его в нулевое состояние, а также на входы уп авления и ввода данных регистра сдвига и на вход управления регистра 3 сдвига.Триггер 11 в нулевом состоянии блокирует элементы И 17 и 18. В 30 Ф-разрядные регистры 1 и 2 сдвига под действием тактовых импульсов первого выхода блока 6 управления записываются единичные коды во все разряды. Информация в регистр 2 сдвига поступает через .вычитатель 4 с выхода регистра 1 сдвига. В это время в 2 й-разрядный регистр 3 сдвига под действием тактовых импульсов первого выхода блока 6 управления 40 записываются нулевые коды во все разряды, так как его вход ввода данных соединен с нулевой шиной преобразователя. 45Триггер 1 О: сбрасывается в нулевое состояние под действием информа. ции, сформированной в результате предшествующей работы устройства и сдвигаемой с выхода регистра 3 50 сдвига,Таким образом, в исходном состоянии триггеры 10 и 11 находятся в,нулевом состоянии, а в 211-разрядном кольцевом регистре, образованном последовательным соединением регист" ра 1 сдвига, вычитателя 4 и регистра 2 сдвига, хранится динамическим 8способом код 111, а в 2 Ц-разрядном регистре 3 сдвига - нулевой код.С помощью коммутатора 9, который может быть выполнен в виде переключателя на два положения либо в виде электронного коммутатора, управляемого внешним сигналом по шине 23,задают режим работы преобразователя. В режиме вычисления экспоненциальной функции первый информационный вход блока 5 сравнения подключается к выходу элемента ИЛИ 13, а в режиме вычисления логарифмической функции - . к выходу вычитателя 4.Затем в регистрах 7 и 8 аргумента задают й младших и и старших разрядов аргумента соответственно.В режиме вычисления экспоненциальной функции в регистрах 7 и 8 аргумента задают дополнительный двоичный код отрицательного значения ар- гумента, а в режиме вычисления логарифмической функции - прямой двоичный код положительного значения аргумента.Задание двоичного кода аргумента выполняется с помощью коммутатора 46 регистров 7 и 8 аргументаКоммутатор 46 может быть выполнен, например, в виде переключателя на Р направлений и два положения. Коммутатором 46 подключают в единичных разрядах соответствующие выходы распределителя 25 импульсов к входам элемента ИЛИ 47, на выходе которого формируется последовательный ц -разрядный код младших или старших разрядов набранного значения аргумента.Выходные сигналы распределителя 26 импульсов, действующие на восьмом и девятом выходах блока 6 управления, поочередноподключают через элементы И 20 и 21 выходы регистров 7 и 8 аргумента соответственно к входам элемента ИЛИ 14, на выходе которого формируется 2 й-разрядный последовательный двоичный код заданного значения аргумента.В режиме вычисления экспоненциальной функции от начальных условий1, хо = 0 в регистрах 1 и 2 сдвига формируется 2 п-разрядный двоичный код функции, а в регистре 3 сдвига - 2 п-разрядный двоичный код аргумента.В режиме вычисления логарифмической функции от начальных условийО, хо = 1 в регистрах 1 и 2 сдвига формируется 2 й-разрядный двоичный код аргумента, а в регистре 3 сдвига - 2 п-разрядный двоичный код функции.Работа устройства в режимах вычисления экспоненциальной и логарифмической функций аналогич;:а.В рабочем состоянии коммутатор 29 подключает выход генератора 27 одиночных импульсов блока 6 управления к установочному входу триггера 11.Запуск процесса вычислений осуществляется коммутатором 28, который запускает генератор 27 одиночных импульсов, формирующий импульсный сигнал на третьем выходе блока 6 управления. Сигнал третьего выхода блока 6 управления устанавливает триггер 11 в единичное состояние, в котором сигнал его прямого выхода снимает блокировку элементов И 17 и 18. Преобразователь в режиме вычисления экспоненциальной функции работает следующим образом. Первый импульс длительностью в итактов, действующий на восьмом выходе блока 6 управления, открываетэлемент И 18. На первый и второйвходы вычитателя 4 сдвигаются с вы -ходов регистров 1 и 2 сдвига соответственно п младших разрядов истарших разрядов начального значения функции, Вычитатель 4 осуществляет последовательное вычитание из двоичного кода й младших разрядовначального значения функции двоичного кода и старших разрядов начального значения функции. Результат вычитания записывается в регистр 2 сдвига, с выхода которого в это время и старших разрядов начального значения функции переписываются в регистр 1 сдвига. Через и тактов элемент И 18 закрывается и в течение следующих О тактов находится в закрытом состоянии. В это время вычитатель 4 производит вычитание из о старших разрядов двоичного кода функции, который сдвигается с выхода регистра 1 сдвига, сигнал займа, который может образоваться в результате предыдущего вычитания из И младших разрядов 11 старших разрядов двоичного кода функции. 5 10 5 20 25 30 35 40 45 50 55 Результат вычитания сигнала займа из И старших разрядов двоичного кода начального значения функции записывается под действием тактовых импульсов первого выхода блока 6 управления в регистр 2 сдвига, с выхода которого й младших разрядов двоичного кода нового значения функции сдвигаются в регистр 1 сдвига.Таким образом, за 2 О тактов выполняется один шаг вычислений, после которого в регистре 1 сдвига содержится Ь младших разрядов нового значения функции, а в регистре 2 сдвига - 1 старших разрядов нового значения функции.В режиме формирования логарифмической функции аналогичным обра-. зом за 2 П тактов преобразователь выполняет один шаг вычислений, после которого в регистрах 1 и 2 сдвига содержатся 11 младших и П старших разрядов нового значения аргумента.Содержимое регистра 3 сдвига после выполнения каждого шага вычисления за 2 и тактов уменьшается на единицу младшего разряда.Рассмотрим процесс формирования кодов в регистре 3 сдвига в течение одного шага вычислений, так как на всех последующих шагах вычислений процесс формирования кодов в регистре 3 сдвига осуществляется аналогичным образом.Перед началом каждого шага вычислений импульсный сигнал четвертого выхода блока 6 управления поступает через элемент И 17 и устанавливает триггер 10 в единичное состояние, К моменту сдвига младшего разряда двоичного кода с выхода регистра 3 сдвига на выходе элемента 22 задержки на такт устанавливается сигнал логического нуля инверсного выхода триггера 10,.который блокирует элемент И 16. В это время на выходе элемента ИЛИ 13 формируется сигнал логической единицы прямого выхода триггера 11, который обеспечивает запись единичных кодов в младшие разряды нового значения двоичного кода, сдвигаемого в регистр 3сдвига. Так продолжается до момента считывания первого (начиная с младшего разряда) единичного кода с выхода регистра 3 сдвига, сигнал которого сбрасывает триггер 10 в11006В процессе вычислений. блок 5 сравнения выполняет функции сравнения двух последовательных двоичных 40 кодов и сбрасывается в конце каждого шага вычислений импульсными сигналами пятого выхода блока 6 управления.В режиме вычисления экспоненциальной функции вычисления выполня ются до тех пор, пока на выходе элемента ИЛИ 13 не сформируется последовательный дополнительный двоичный код аргумента, который равен задан- ному в регистрах 7 и 8 значению аргумента. В этом случае срабатывает блок 5 сравнения, на первом выходе которого формируется единичный сигнал, открывающий элемент И 19. Импульсный сигнал шестого выхода бло ка 6 управления проходит через элементы И 19 и ИЛИ 12 на вход сброса триггера 11 и устанавливает его в 11нулевое состояние. Возврат триггера 10 в некотором такте обеспечивает запись нулевого кода в регистр 3 сдвига в этом же такте, так как на прямом выходе триггера 10 действует сигнал логического нуля,а элемент задержки 22 в течение этого такта поддерживает элемент И 16 в закрытом состоянии. В следующем такте после возврата триггера 10 1 О в нулевое состояние элемент И 16 открывается и выход регистра 3 сдвига подключается к своему установочному входу через элементы И 16 и ИЛИ 13.Например, после первого шага вы числений в регистре 3 сдвига формируется во всех разрядах единичный код, так как триггер 10 сохраняет единичное состояние в течение всего шага вычислений. Двоичный код 20 11111 соответствует дополнитель-ному двоичному коду отрицательного значения аргумента экспоненциальной функции или отрицательного значения логарифмической функции. 25После второго шага вычислений триггер 10 сбрасывается в нулевое .состояние единичным сигналом младшего кода 11111, что обеспечивает как описано выше, запись в регистр З 0 3 сдвига двоичного кода 11110.После третьего шага вычислений триггер 10 сбрасывается в нулевое состояние единичным сигналом второго разряда кода 111;10 и в регистр 3 сдвига записывается новый код11101 и т,д. 1.2нулевое состояние, в котором сигнал его прямого выхода блокирует элементьг И 17 и 18.В цепи циркуляции кодов регистров 1 и 2 сдвига через вычитатель " 4 фиксируется динамическим способом 2 п-разрядный двоичный код экспо. - ненциальной функции, а в цепи циркуляции регистра 3 сдвига через элементы И 16 и ИЛИ 13 - 2 п-разрядный дополнительный код отрицательного значения аргумента.В режиме вычисления логарифми- . ческой функции вычисления выполняются до тех пор, пока на выходе вычитателя 4 не сформируется двоичный код аргумента, который равен (или меньше) заданному в регистрах 7. и 8 значению аргумента. В этом случае срабатывает блок 5 сравнения, на первом (или втором) выходе которого формируется единичный сигнал,открывающий через элемент ИЛИ 15 элемент И 19. Импульсный сигнал шестого выхода блока 6 управления черезэлементы И 19 и ИЛИ 12 сбрасываеттриггер 11 в нулевое состояние, вкотором блокируются элементы И 17и 18. В цепи циркуляции регистра 3сдвига через элементы И 16 и ИЛИ 13фиксируется динамическим способом2 п-разрядный дополнительный код отрицательного значения логарифмической функции, а в цепи циркуляции регистров 1 и 2 сдвига через вычитатель 4 фиксируется 2 О -разрядный двоичный код положительного значения аргумента.П р и м е р, Вычисление .экспо- -ненциальной функции дляп = 4.Так как вес одной единицы приращения аргумента на одном шаге. вычислений составляет 2 = 2 то после восьми шагов вычислений значение агумента будет равно Х = 2 4 2 ; - 2 1, а значение функции= е согласно вычислениям, сведенным в таблицу, равно 0,10011011, где точкой отмечен старший разряд результата вычислений.Технико-экономическая эффективность изобретения по сравнению с базовым устройством, в качестве которого выбрано устройство-прототип, используемое в цифро-аналоговом комплексе для цепей моделирования систем управления, заключается в1100621 14 Продолжение таблицы Регистр 2Регистр 1 0001 1110. 1001 повышении точности вычислений, что обеспечивается удвоенным количеством разрядов представления чисел.Абсо- Нр лютная погрешность вычисления экспо- шага ненциальной или логарифмической функ ции базовым устройством .составляет 2 ", где- количество разрядов представления функции, а для предложенного функционального преобрай зователя абсолютная погрешность - 2 . О3таким образом, предложенный функциональный преобразователь обеспечивает повышение точности вычисленийв 3 раз по сравнению с базовым устройством. 5Например, при= 16 точность вычислений в предложенном функциональном преобразователе увеличивается более чем в 65000 раз по сравнению с базовым устройством. 201100621 Составитель А.ШуляповРедактор Л.Веселовская Техред Т. Иаточка Корректор И.Зрдей Подписноеомитета СССР открытии кая наб., д. 4/5 Филиал ППП "Патент", г, Ужгород, ул, Проектн Заказ 4581/37 ВНИИПИ по 113035, Тираж б 9 сударственног и изобретений ква, Ж, Ра