Устройство для упорядочивания чисел

соки соаетснихСОЦИАЛИСТИЧЕСНИХРЕСВУБЛИН 12239 А 15 Р, 6 06 Р 7 гссудю стаенный комитет сссРпо делАм изОБРетений и ОтнРытий ОПИСАНИЕ ИЗОБРЕТЕНИЙ ,:,;,.;, "К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ йСй п(56) 1, Патент США 4 Ф 3931612,кл. С 06 Г 7/02, .опублик. 1976.2. Авторское свидетельство СССРР 637810, кл. 6 06 Г 7/08, 1978.3. Авторское свидетельство СССРпо заявке М 2917776/24,кл 6 06 Е 7/06, 30.04.81 (прототип) .(54)(57) 1. УСТРОЙСТВО ДЛЯ УПОРЯДОЧИВАНИЯ ЧИСЕЛ, содержащее и группвходнЫх элементов И, и входных регистров, п групп элементов И переза-писи, п - 1 групп по % в каждойгруппе схем сравнения,п - 1 групппо Ф в каждой группе триггеров, блоксинхронизации, о элементов ИЛИ,п реверсивных счетчиков, р элементов И-НЕ, группы элементов задФжки,блок памяти, группу выходных элементов ИЛИ, и групп выходных элементов И, причем кодовая шина чиселустройства соединена с информационными входами входных элементов Игрупп, выходы элементов И каждойгруппы соединены с информационйымивходами соответствующего входногорегистравыходы разрядов каждогорегистра соединены с информационными входами элементов И перезаписисоответствующей группы и информационными входами выходных элементов И( з = 1 п ) группы соединены с первой группой информационных входов"Больше" и "Равно, меньшеп каждойсхем сравнения соединены соответственно с входами установки в единичное и нулевое состояние соответствующего триггера, вторая группа6 информационных входов каждой у-й схемы сравнения г -й группы, где1,2, й - 2, 2 = 1,2, йсоединена с выходами элементов И перезаписи ( 1 + 1)-й группы, прямой выход каждого-го триггера первой группы соединен с первым входом ( 1 +,1)-го элемента.ИЛИ, инверсный выход первого триггера первой группы соединен с первым входом первого элеМента ИЛИ, инверсные выходю второго, третьего ( Ь - 4)-го триггеров. первой группы соединены через первый, второй, (11 - 2)-й элементы задержки перво группы с вторым, третьим ( и - 1)-м входами первого элемен та ИЛИ, прямой выход каждого 1)-го триггера каждой 2,-й группы через 1-и элемент задержки, 2.-й группы соединен с 1-м входом 1-го элемента ИЛИ, инверсный выход каждого -го триггера каждой г-й группый соединен через (н - 1 )-й элемент задержки с ( п -,1+1 )"м входом ( 1 - 1)-го элемента ИЛИ, выход каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счетчика, выходы каждого реверсивного счетчика соединены .с соответствующими входами элементов И-НЕ, выходы вйходных элементов И групп соединены с соответст-, вующими входами выходных" элементов ИЛИ группы, выходы которых соединены с входами блока памяти, кодовые щины управления устройства соединены с входами блока синхронизации, первый выход которого соединен с управляющим входом входных элементов И груп второй выход соединен с управляющими входами входных регистров, третий выход соединен с управляющими входами элементов И перезаписк групп, четвертый выход блока синхронизации соединен с первыми управляющими вхо1012239 10 едами выходных элементов И групп, пя. тый выход блока синхронизации соединен с первыми управляющими входами реверсивных.счетчиков, о т л и ч а ющ е е.с я тем, что, с целью расширения функциональных возможностей путем оперативного изменения порядка упорядочивания чисел, устройство дополнительно содержит п управляемых элементов И, п дополнительных элементов ИЛИ, причем информационные входы управляемых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шестой выход блока синхронизации соединен с вторыми управляющими входами реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации, соединены с управляющими входами элементов И-НЕ и управля - емых элементов И соответственно, выходы которых через соответствующие дополнительные элементы ИЛИ соединены с вторыми управляющими входами соответствующих выходных элементов И групп.2, Устройство по и. 1, о т л и ч а ю щ .е е с я тем, что блок синхронизации содержит формирователи импульсов, элементы задержки, триггеры, элементы ИЛИ, И-НЕ, И, НЕ, счетчик, генератор тактовых импульсов, управляющий триггер, причем вход блока синхронизации соединен с входом установки в единичное состояние первого триггера, входом первого формирователя импульсов и входом первого элемента задержки, выход которого соединен с входом второго формирователя импульсов, выход которого соединен с входом установки в нулевое состояние первого триггера, входом Изобретение относится к области вычислительной техники, в частности, к устройствам автоматическойсортировки и формирования заданной последовательности кодов обрабаты ваемых массивов цифровой информации сравнением числовых значений кодов и может быть использовано в устройствах автоматичеСкой обработки цифровой информации и,дискретной автоматики,Известно устройство сортировки и системы обработки данных, позволяющее формировать заданную последова-. тельность элементов, упорядочено размещенных от элементов низшего порядка до элементов высшего порядка. Уст-, ройство Содержит память для хранений подлежащих Сортировке кодов чисел,второго элемента задержки и единичным входом второго триггера, выходвторого элемента задержки соединен свходом второго формирователя импульсов, выход которого соединен с нулевым входом второго триггера и входомтретьего элемента задержки, выходкоторого соединен с входом третьегоформирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соединен с единичным входом третьеготриггера и через четвертый элементзадержки и четвертый формировательимпульсов с входом запуска генератора тактовых импульсов и нулевымвходом третьего триггера, выходысчетчика соединены с входами элемента И-НЕ, выход которого соединен с входом останова генераторатактовых импульсов, прямые выходыпервого, второго и третьего триггеров, соединены с первым, третьим ичетвертым выходами блока, выход первого формирователя соединен с вторым выходом блока, прямой и инзерсный выходы управляющего триггера:оединены с первыми входами соотзетственно второго и третьего элементов И, вторые входы которых соединены с выходами первого элемента И,выходы второго и третьего элементов4 являются соответственно пятым ишестым выходами блока, входы установки в нулевое и единичное состояния управляющего триггера соединеныс кодовой шиной управления устройст-ва, прямой выход управляющего триггера соединен через элемент НЕ сседьмым выходом блока, а инверсныйвыход соединен с восьмым выходомблока синхронизации,Ънесколько буферных регистров, каждый из которых обеспечивает запоминание кода одйого числа, несколько схем сравнения, каждая из которых служит для сравнения кода числа, считанного из буферного регистра, с кодом числа, считанным из памяти, и для формирования в каждой схеме сравнения выходных сигналов "Больше" и "Равно, меньше". В устройстве предусмотрено несколько узлов адресации для хранения адресов кодов чисел в адресной последовательности, в которой адреса кодов чисел соответствуют кодам чисел хранящймся в буферных регистрах.Для подключения буферных регистров к схемам сравнения предусмотрено несколько селекторов, к:икдыи из ко25 торых управляется адресом кода числа,хранимым в соответствующем узле адресации. Узел передачи состоит из нескольких схем передачи, каждая из которых включается между соответствующим одним узлом адресации и соседним с ним узлом адресации с цельюселективной передачи адресов кодовчисел между узлами адресации приформировании соответствующей схемой сравнения выходного сигналафБольше". Узел передачи содержитблок для передачи адреса каждогокода числа из памяти в любой изузлов адресации, которому соответствует выходной сигнал "Больше" на 15одном плече связанной .с ним схемысравнения и сигнал фРавно, меньшефна другом плечеУкаэанный узелпередачи упорядочивает адреснуюпоследовательность адресов кодов 20чисел. Выходной узел служит длясчитывания кодов чисел из буферныхрегистров, выбранных селекторами, вустановленном порядке адресов кодов 1.Недостатком известного устройства являются низкие функциональныевоэможности, выражающиеся в ограниченности числа вариантов упорядочивания кодов чисел массива, чтоне позволяет формировать последовательность кодов чисел, расположенных в порядке их убывания.Известно также устройство длясортировки щп -разрядных чисел,содержащее и регистров, выходы каждого из которых соединены с входами схем сравнения, другие входыкоторых подключены к выходам регистра результата, выходные шинысхем сравнения соединены через переключатели с входами элемента ИЛИ,элемента И, триггер и узлы запрета.Выход равенства каждой схемы сравнения соединен, с управляющим входом соответствующего узла запрета, 45другие входы. которого подключены.к управляющим шинам устройства, авыход - к одному из входов пер-,вого элемента И, другой вход котОрого соединен с выходной шиной устройства, а выход - с управляющим входом схемы сравнения. Выход элемента ИЛИ соединен с входом триггера,друрой вход которого соединен с шиной тактовых сигналов, а выходы через переключатель - с входом второго элемента И, другой вход которогосоединен с управляющей шиной устройства, а выход - с входом установки в нулевое состояние регистрарезультата. Входы поразрядного управления регистра результата подключены к выходам коммутатора,.вход которого соединен с шиной тактовых сигналов, а входы установкив единичное состояние разрядов ре гистра результата подключены к управляющей шине устройства 23;Недостатком данного устройстваявляются низкие функциональные воэможности, заключающиеся в невозможности оперативного изменения порядка размещения чисел в упорядочиваемом массиве,Наиболее близким к предложенномуявляется устройство для упорядочивания чисел, содержащее в групп входных элементов И, и входных регистров, п групп элементов И перезаписи,ргрупп пов каждой группе схемсравнения, п -1 групп по 1 с в каждойгруппе триггеров, блок синхрониза-ции, группу иэ элементов ИЛИ,п реверсивных счетчиков,р элементов И-НЕэлементы задержки, и групп выходныхэлементов И, группу элементов ИЛИ,блок памяти. Информационные входыустройства соединены с информационными входами входных элементов И групп,выходы элементов И каждой-й группы,где 1 = 1,2и подключены к ин.Формационным входам 1 -го входногорегистра, выходы каждого 1 -го входного регистра соединены с информационными входами элементов И перезаписи 1 -й группы,.выходы элементов Иперезаписи каждой ( - 1)-й группыподключены к первым информационнымвходам схем сравнения 1 -й группы,выходы "Большеф, и "Равно, меньше"каждой 1-й схемы сравнения е -йгруппы, где 1 = 1,2, ,(и ; Е );Х = 1,2. и - 1, соединены с входами установки в единичное и нулевоесостояние соответственно,у-го триггера 2 -й группы. Вторые информа-.ционные.входы каждой 1-й схемы сравнения л-й группы подключены к выходам элементов И перезаписи (1 + 1)-йгруппы, прямой выход каждого -готриггера первой группы соединен спервым входой (+ 1)-го элемента ИЛИинверсный выход пЕрвого триггерапервой группы подключен к первому. входу первого элемента ИЛИ, инверсныевыходы, второго, третьего(й - 1)-го триггеров первой группысоединены через первый, второй,,( п - 2)-й элементы зауержки первойгруппы с.вторым, третьим,(п - 1)-м входами первого элементаИЛИ, прямой выход каждого у -го триггера каждой у-й группы через 1-й элемент задержки ж-й группы подключен к,1-му входу 1-го элемента ИЛИ, инверсный выход каждого 1-го триггеракаждой 2 -й группы соединен через(й - 1+ ) )-м входом ( 1" 1)-го элемента ИЛИ. Выход каждого 1 -го элемента ИЛИ подключен к информационному входу 1-го реверсивного счетчика, выходы каждого -го реверсивного счетчика соединены с входами1012239 10 51 -го элемента И-НЕ. Выходы каждого 1-го входного регистра подключены к информационным входам выходных элементов И 1-й группы, выходкаждого 1 -го элемента И-НЕ сОединен с первым управляющим входом 5выходных элементов И 1-й группы.Выходы выходных элементов И группсоедйнены с входами эЛементов .ИЛИ;группы, выходы которых подключенык входам блока памяти. Управляющий вход устройства соединен с входом блока синхронизации, первыйвыход которого подключен к управляющим входам входных элементов Игрупп, второй выход соединен с управляющими входами элементов И перезаписи, а третий, четвертый ипятый выходы блока синхронизациисоответственно подключены к управляющим входам выходных элементов Игрупп, реверсивных счетчиков и входных регистров.В данном устройстве с помощьюсхем сравнения осуществляется попарное одновременное сравнение каждогоиз кодов в упорядочиваемом массивес последующими кодами чисел,Число схем сравнения равно числусочетаний из количества кодов чиселв анализируемом массиве по два. Ре, зультаты сравнения кодов чисел преобразуются с помощью триггеров, элементов задержки и элементов ИЛЙ вчисло-импульсные коды, записываемые в реверсивные счетчики. Количество посылок в число-импульсных кодах 35равно числу случаев, когда данноечисло оказывается больше чисел изупорядочиваемого массива. Последовательным анализом указанных вышечисло-импульсных кодов с помощью 40реверсивных счетчиков и узлов анализа нулевых состояний (,элементы И-НЕ )последовательно выбирают числа по.значениям этих кодов 1,рангов )и выдают через элементы ИЛИ в блок памяти в убывающем порядке 3.Недостатком такого устройстваявляются низкие функциональные возможности, заключающиеся в невозможности оперативного изменения порядка размещения кодов чисел в упорядочиваемом массивеЦель изобретения расширение функциональных возможностей путем оперативного изменения порядка размещения кодов в упорядочиваемом массиве.Поставленная цель достигаетсятем, что устройство для упорядочивания чисел, содержащее и групп вход-,.ных элементовИ, и входных регист- , 60ров, и групп элементов И перезаписи,и - 1 групп.по % в каждой группесхем сравнения, п - 1 групп по 1 вкаждой группе триггеров, блок синхронизации, и элементов ИЛИи ре-.65 версивных счетчиков, и элементовИ-НЕ, группы элементов задержки, блок памяти, группу выходных элемен тов ИЛИ,п групп выходных элементов И,причем кодовая шина чисел устройства соединена с информационными входами входных элементов И групп, выходы элементов И каждой группы сое= динены с информационными входами соответствующего входного регистра, выходы разрядов каждого регистра соединены с информационными входами элементов И перезаписи соответствующей группы и информационнымй входами вы-. ходных элементов И соответствующей группы, выходы элементов И перезаписи каждой ( 1 - 1)-й (1=1..) группы соединены с первой группой информационных входов схем сравнения 1-й группы, выходы "Больше" и "Равно, меньше" каждой схемы сравнения соединены соответственно с входами установки в единичное и нулевое состояние соответствующего триггера, вторая группа информационных входов каждой -й схемы сравнения Х-й группы, где 1 =1,21,2и - 1, соединена с выходами элементов И перезаписи 1 + 1 -й группы, прямой выход каждого 1-го триггера первой группы соединен с первым входом (+ 1 -го элемента ИЛИ, инверсный .выход первого триггера первой группы соединен с первым входом первого элемента ИЛИ, инверсные выходы второго третьего.и - 1 -го триггеров первой группы соединенЫ через пер- вый, второй и - 2 -й элементы задержки первой группы с вторым, третьим(й) -м входами первого элемента ИЛИ, прямой выход каждого 1-го триггера каждой Х-й груп пы через 1-й элемент задержки 2-й группы соединен с 1-м входом 1 -го элемента ИЛИ, инверсный выход каждого 1-го триггера каждой -й группй соединен через (П Ф) -й элемент задержки с ( и+ )-м,входом (,- 1)-го элемента ИЛИ, выход каждого элемента ИЛИ соединен с информационным входом соответствующего реверсивного счетчика, выходы каждого реверсивного счетчика соединены с соответствующими входами элементов И-НЕ, выходы выходных элементов И групп соединены с соответствующими входами выходных элементов ИЛИ группы, выходы которых соединены с входами блока памяти, кодовые шины управления устройства соединены с входами блока синхронизации, первый выход которого соединен с управляющим входом входных элементов И групп, второй выход соединен с управляющими входами входных регистров, третий выход соединен с управляющими входами элементов И перезаписи групп, четвертый выход блока синхронизации соединен с первыми управляющими входами выходных элементов И групп, пятый выход блока синхронизации соединен с первыми управляющими входами реверсивных счетчиков, дополнительно содержит и управляемых элементов И, и -дополнительных элементов ИЛИ, причем информационные входы управляемых элементов И соединены с соответствующими выходами соответствующих реверсивных счетчиков, шестой выход блока синхронизации соединен с вторыми управляющими входаи реверсивных счетчиков, седьмой и восьмой выходы блока синхронизации соединены с управляющими входами элементов И-НЕ и управляемых элементов И соответственно, выходы которых через соответствующие дополнительные элементы ИЛИ соединены с вторыми управляющими входами соответствующих выходных элементов И групп.Блок синхронизации содержит формирователи импульсов, элементы задержки, триггеры, элементы ИЛИ, И-НЕ, НЕ, И, счетчик, генератор тактовых, 1импульсов, управляющий триггер,причем вход блока синхронизации соединен с входом установки в единичное состояние первого триггера; входом .первого формирователя импульсов и входом первого элемента задержки, выход которого соединен с входом второго Формирователя импульсов, выход которого соединен с входом установки в нулевое состояние первого триггера, входом второго элемента задержки и единичным входом второго триггера, выход второго элемента задержки соединен с входом второго формирователя импульсов, выход которого соединен с нулевым входом второго триггера и входом третьего элемента задержки, выход которого соединен с входом третьего формирователя импульсов, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ соеди-нен с единичным входом третьего триггера и через четвертый элемент задержки и четвертый формирователь импульсов с входом запуска генера тора тактовых импульсов и нулевым входом третьего триггера, выходы счетчика. соединены с входами элемента И-НЕ, выход которого соединен с входом останова генератора .тактовых импульсов, прямые выходы первого, второго и третьего триггеров соединены с первым, третьим и четвертым выходами блока, выход первого формирователя соединен с вторым .выходом блока, прямой и инверсный выходы управляющего триг:гера соединены с первыми входами соответственно второго и третьего элементов И, вторые входы которых 60 гера 69. При подаче управляющего сигнала "Режим 1" на единичнЬй вход триггера 69 осуществляется размещение кодов числового массива в блоке памяти 59 в убывающем поБ 5 рядке, при подаче сигнала .фРежим 2 ф соединены с выходами первого элемента И, выходы второго и третьего элементов И являются соответственно пятым и шестым выходами блока, входы установки в нулевое и5 единичное состояния управляющеготриггера соединены с кодовой шинойуправления устройства, прямой выход управляющего триггера соединен через элемент НЕ с седьмьик10 выходом блока, а инверсный выходсоединен с восьми выходом блокасинхронизации.На фиг. 1 представлена структурная схема устройства для случая упо-15 рядочения четырех кодов числовогомассива, на фиг. 2 - структурнаясхема блока синхрбнизации,Устройство содержит группы входных элементов И 1-4, входные регистры 5 - 8, группы элементов И перезаписи 9 - 12, группы жо три, две.одной в каждой группе схем сравнения 13-15, 16-17 и 18, группы потри, два, одному в каждой группетриггеров 19-21, 22-23 и 24, блоксинхронизации 25, элементы задержки26-33, группы, группу элементов ИЛИ34-37, реверсивные счетчики 38-41,элементы И-НЕ 42-45, управляеьыеэлементы И 46-49, группу элементовИЛИ 50-53, группу выходных элементов И 54-57, группу элементов ИЛИ58, блок памяти 59.Блок синхронизации 25 содержитэлемент задержки 60, ФормирователиЗ 5 импульсов 61 и 62, триггер 63, элемент задержки 64, формирователь импульсов 65, триггер 66, элемент задержки 67, формирователь импульсов68, управляющий триггер 69, элемент40 ИЛИ 70, элемент задержки 71, Формирователь импульсов 72, триггер 73,генератор тактовых импульсов ГТИ74, элемент И 75, элемент И 76,реверсивный счетчик 77, элемент И45 78, элемент И-НЕ 79, элемент НЕ 80.устройство реализует метод полного упорядочивания массивачисловой информации с использованием матрицы бинарных отношений и Формированием число-импульсных кодов, определяющих порядок выдачи чисел.Устройство для упорядочиваниякодов числового массива может работать в режиме упорядочивания кодовчислового массива в убывающем порядке режим 1) и режиме упорядочивания кодов числового массива ввозрастающем порядке (режим 2).Режим упорядочивания устанавливается с помощью управляющего триг 1012239 10на вход установки в нулевое состояние триггера 69 размещение кодовчислового массива в блоке памяти59 осуществляется в возрастающемпорядке,В исходном состоянии входные 5регистры 5-8, триггеры 19-24, реверсивные счетчики 38-41, регистрыблока памяти 59 могут быть обнулены после включения устройства илихранить информацию, сохранившуюся 10после предыдущего такта работы.Перед началом работы устройствав очередном такте необходимо установить режим упорядочивания, длячего по кодовой шине управления натриггер 69 необходимо подать сигнал"Режим 1" или "Режим 2". Триггер69, возбужденный по единичному илинулевому входу, обеспечивает коммутацию элементов И 75 и 76, выдаваятактовые импульсы или на обратныйрежим 1) или на прямой режим 2)управляющие входы реверсивных счетчиков 38-41, а также управление элементами И-НЕ 42-45 и элементами И46-49, снимая запрет с управляющеговхода элементов И-НЕ 42-45 или выдавая разрешающий сигнал на элементы 46-49.После установки режима упорядочивания по кодовой шине управления ЗОпоступает сигнал "Пуск", по которомуначинаетСя работа устройства.По сигналу "Пуск" на выходе формирователя импульсов 62 вырабатывается синхросигнал, поступающий на, 35второй выход блока синхронизации 25по которому обнуляются входные регистры 5-8, Одновременно сигнал"Пуск" поступает на вход установкив нулевое состояние триггера 63 и 40вход элемента задержки 60Триггер63, переведенный в единичное состояние, на первом выходе блока 25синхронизации формирует синхросигнал, выдаваемый на управляющие входы элементов И 1-4 и разрешающийзапись кодов чисел массива во вход-ные регистры 5-8,Через интервал времени, определяемый задержкой элемента 60 и обес 5 Опечивающий прием по кодовой шинечисла и запись во входные регистры5-8 кодов числа, триггер,бЗ переводится в нулевое состояние, Одновременно триггер 66 переводится вединичное состояние, формируя натретьем выходе блока синхронизации 25 синхросигнал перезаписи, который поступает на управляющие входы групп элементов И перезаписи 912. По этому синхросигналу коды чи-, 60сел упорядочиваемого массива, хранимые во входных регистрах, одновременно выдаются в схемы сравнения 13-18. Длительность синхроимпульса перезаписи обусловливается 65временем задержки в элементе задержки 64 и определяется временем прохождения сигнала через элемент И,схему сравнения, а также временемсрабатывания триггера знака.Каждая из схем сравнения 13-18обеспечивает сравнение двух кодовчислового массива и выделение разностного сигнала. Операция сравнения кодов чисел реализуется вычитанием анализируемых кодов с последующим анализом знака разности.Соотношение "Больше" представляется высоким потенциалом на выходезнакового разряда формируемой разности, а соотношение "Равно, меньше" - низким потенциалом.1Результаты сравнения чисел фиксируются триггерами 19 - 24 и преобразуются с помощью элементов задержки 26-33 и элементов ИЛИ 3437 в число-импульсные коды, количество посылок в которых равночислу случаев, когда данное числооказывается больше чисел из рассматриваемого массива.По окончании срабатывания триггеров 19-24 сигналом, задержаннымэлементом задержки 64, обнуляетсятриггер 66. Элемент задержки 67обеспечивает задержку на времяформирования число-импульсных кодов и их записи в реверсивные счетчики 38-41,Длительность задержки может бытьопределена из формулы з ".или+) тргде- время распространения сигнала в элементе ИЛИ;время срабатывания триггера реверсивного счетчика,п - число упорядочиваемых кодов массива.Формирование число-импульсных кодов, характеризующих место числа в упорядоченном массиве, осуществляется с помощью реверсивных счетчиков 38 41. Сигналы сравнения с выходов триггеров 19 - 24 чбрЕз элементы ИЛИ 34 37 последовательно поступают на входы реверсивных счетчиков и переводят в единичные состояния соответствующие триггеры. Последовательная запись сигналов, необходимая для обеспечения устойчивого срабатывания триггеров, осуществляется элементами задержки 26-33, подключаемыми к входам элементов ИЛИ 34-37, начиная со второго,При упорядочивании кодов числового массива в убывающем порядке выборка числа для его выдачи осуществляется по нулевому состоянию реверсивного счетчика. Анализ нулевого состояния реверсивного счетчика и его фиксация осуществляется элементами И-НЕ 42-45, Сигналы на выходе элементов И-НЕ 42-45 формируются при условии отсутствия на управляющих входах элементов запрещающего сигнала, поступающего с седьмого выхода блока синхронизации 25, соединенного через элемент НЕ 80 с единичным выходом триггера 69, Разрешающий сигнал., сформированный на выходе элементов И-НЕ 42-45, через элементы ИЛИ 50 53 поступает на второй управляющий вход групп выходных элементов И 54-57.10При упорядочивании кодов числового массива в возрастающем порядке выборка числа дляего выдачи осуществляется по состоянию счетчика, соответствующему минимальному числу 15 массива, Данное состояние определя- . ется как код числа, меньшего числа упорядочиваемых кодов на единицу, и фиксируется с помощью элементов И 46-49. Информационные входы элементов И 46-49 подключаются к прямым выходам триггеров счетчиков, которые для заданного числа кодов массива должны находиться в единичном состоянии, и наперсным водам тРиггеров, которые должны находиться, в нулевом состоянии. Управляющие входы элементов И 46-49 подключены -к восьмому выходу блока синхронизации 25, с которого поступает управляющий сигнал, формируемый триггером 69, находящимся в нулевом состоянии.Разрешающий сигнал, сформированный на выходах элементов И 46-49, через элементы ИЛИ 50 и 51 посту-. 35 пает также на второй управляющий вход групп выходных элементовИ 54-57Сигнал, задержанный элементом задержки 67 и .усиленный формирователем импульсов 68, через элемент 40 ИЛИ 70 поступает на вход триггера 73 и переводит го в .единичное состояние. Триггер 73 на четвертном выходе блока синхронизации 25 формирует синхроимпульс, обеспечиваю щий управление группами выходных элементов И 54-57, Длительность синхроимпульса определяется временем записи кода числа в блок памяти 59. 50При наличии на входах одной из групп выходных элементов И 54-57 разрешающего сигнала, поступающего с выхода. элементов ИЛИ 50-53, и синхроимпульса с четвеРтого выхода блока синхронизации 25 наибольший код числа с выхода соответствующего входного регистра через одну из групп выходных элементов И 54-57 и группу элементов ИЛИ 58 поступаетна вход блока памяти 59 для записи. 60По окончании синхроимпульса,ког" да триггер переведен в нулевое состояние, запускается генератор тактовых импульсов 74. Импульс .с выхода генератора тактовых импульсов 74 65 через элемент И 78, на второй вход которого подан Разрешающий потенциал с инверснбго выхода тригге-ра 73, и через элемент И 75 или элемент И 76 в зависимости от режима упорядочивания ) поступает на обратный или прямой выходы реверсив-ных счетчиков 38-41.При упорядочивании кодов числового массива в убывающем порядке импульс с выхода ГТИ 74 поступает через элемент И 75, возбужденный по второму входу напряжением с прямого. выхода триггера 69, на обратные входы реверсивных счетчиков 38 - 41 одновременно в виде сигнала фф уменьшая содержимое счетчика на единицу. Для одного из реверсивных счетчиков 38-41 состояние которого стало нулевым, соответствующий из элементов И-НЕ 42-45 формирует сигнал, который через один из элементов ИЛИ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разрешая выдачу очередного кода числа в память 59При этом синхроимпульс, управляющий группами выходных элементов И 54-57 формируется на четвертом выходе блока синхронизации 25 триггером 73, переведенным в единичное состояние импульсом с выхода ГТИ 74 через . элемент ИЛИ 70В случае упорядочивания кодов числового массива в убывающем порядке импульс с выхода ГТИ 74 поступает через элемент И 76, возбужденный по второму входу напряжением с инверсного выхода триггера 69, на прямые входы реверсивных счетчиков 38-41 одновременно .в виде сигнала "+1 ф, увеличивая содержимое счет-р чиков на единицу. Для одного из реверсивных счетчиков 38-41, состояние которого соответствует минимальному числу массива, соответствующий элемент И 46-49 формирует разрешающий сигнал, который через один из элементов ИЛЙ 50-53 поступает на вторые входы одной из групп выходных элементов И 54-57, разрешая выдачу очередного кода числа в память 59. Импульс с выхода генератора тактовых импульсов 74 поступает одновременно на обратный вход реверсивного счетчика 77, уменьшая содержимое счетчика на единицу. Реверсивный счетчик 77 обеспечивает подсчет числа сформированных такТовых импульсов, т,е. числа кодов, выданных в память 59. После выдачи последнего кода упорядочиваемого массива содержимое реверсивного счетчика 77,становится равным нулю. Данное состояние счетчика Фиксируется элементом И-НЕ 79Сигнал, формируемый эле 14131012239ментом И-.НЕ 79, подается на входостанова генератора и останавливает генератор тактовых импульсов 74.По.окончании записи последнего кодав память 59 триггер 73 переводитсяв нулевое состояние, снимая синхросигнал с первого управляющего входагрупп выходных элементов 54-57. Таким образом, в ячейках памяти 59 будет размещен упорядоченный числовоймассив. 10 Использование предложенного устройства для упорядочивания кодов чис лового массива обеспечивает возможность автоматического формированиямассивов, коды.в которых размещеныкак в порядке возрастания, так и впорядке убывания, возможность программного и микропрограммного управления устройством при включениипоследнего в состав комплекса вычислительных средств обработки информации, повышение оперативностиобработки массивов информации и возможность сопряжения устройства спотребителями упорядоченной информации,(ГЯ 7 И Составитель А,Суздалеведактор Л,Веселовская Техред Ж.Кастелевич. Корректор О Билак Подписное. илйал ПЦП фПатент", г. Ужгород, ул. Проект Каэ 276559 Тираж ВНИИПИ Государственног по делам изобретений 113035, Москва, Ж, РаО 4комитета СССРи открытийушская наб д, 4/