Устройство для приема телесигналов

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическикРеспублик(23) Приоритет Опубликовано 07. 03. 83, Бюллетень9 ае делам кзабретенкй н открытийДата опубликования описания 10. 03. 83 ЦЕ. Т.щ.(Я) УСТРОЙСТВО ДЛЯ ПРлСМА ТЕЛЕСИГНАЛОВ Изобретение относится к автоматике и телемеханике и в частности может быть использовано в дешифраторахсигналов телесигнализации диспетчерской аппаратуры телеуправления радиосредствами, установленными на территориально рассредоточенных обьектахрадиосвязи,Известно устройство для приемателемеханической информации, содержащее накопитель, логические схемыИ, ИЛИ, триггер памяти и дешифратор 1 1,Это устройство имеет низкую помехоустойчивость при работе в условияхпоследовательного приема информациителесигнализации от территориальнорассредоточенных радиосредств из-заложного фазирования приемного устройства, формируемой из сдвинутыхотносительно своего правильного положения информационных кодовых комбинаций кодовой комбинации цикловогофазирования,2Наиболее близким к предлагаемомупо технической сущности является,устройство для декодирования циклических кодов, содержащее блок фазиро"вания по такту, вход которого соединен с входом устройства и первымвходом первого элемента И, первыйвыход которого соединен с первымивходами накопителя и распределителятактов, а второй выход - с первым о входом распределителя тактов, авторой выход - с первым входом распределителя элементарных импульсов,первый выход которого соединен свторым входом первого элемента И, авторой - с первым входом преобразователя результатов проверки кода, навторой вход которого подключен выход анализатора кода, на вход которого подключен первый выход накопителя, а на второй выход - первыйвход блока элементов И, на второйвход которого подключен второй выход накопителя, третий выход кото)127 3 100 рого через дешифратор ключевых комбинаций подключен на первый вход второго элемента И, на второй вход которого подключен выход триггера, а на выход - первый вход триггера и второй вход распределителя тактов, выход которого подключен к третьему входу преобразователя результатов проверки кода, первый выход которого подключен к третьему входу блока элементов И, выход которого образует выход устройства, выход первого ,элемента И соединен с вторым выходом накопителя, второй вход триггера соединен с выходом преобразователя результатов проверки кода, содержащего два элемента ИЛИ, на входы которых поданы соответственно единичные и нулевые шины распределителя тактов, выходы элементов ИЛИ подключены к первым входам элементов И, к вторым входам которых подключен . выход распределителя элементарных импульсов, а к третьим входам подключены выходы счетного триггера, к счетным входам которого подключен выход элемента И, к входу которого подключен выход блока выявления ошибок, соединенный с накопителем; к второму входу счетного триггера подключен выход распределителя элементарных импульсов, а выходы двух элементов И преобразователя результатов проверки кода подключены к входам элементов ИЛИ, выход которого подключен к первому входу триггера, на второй вход которого подключен выход распределителя тактов, на первый и .второй выходы триггера подключены два элемента И, к вторым входам которых подключен выход распределителя элементарных импульсов, а на третьи входы - выход распределителя тактов, выход первого элемента И подключен к входу блока элементов И, выход второго элемента И подключен к реверсивному счетчику, выходы которого через элементы ИЛИ подключены к блоку элемента2 1. Недостатком данного устройства является низкая надежность.Причиной низкой надежности работы устройства является неопределенное состояние реверсивного счетчика в момент повторного фазирования устройства, которое приводит к необходимости задержки анализа сигналов ошибки и,следовательно, задержки снятия запрета повторного фазирования по циклу. Это, в свою очередь,приводит к тому, что в момент следования правильной фазирующей по циклу комбинации выход деши 61 ратора закрыт и фазирование не осуществляется.Это позторяется и в следующем цикле. Цель изобретения - повышение на дежности устройства.Поставленная цель достигается тем,что в устройство для приема телесигналов, содержащее блок фаэирования,вход которого обьединен с первым вхо- И дом первого элемента И и подключенк входу устройства, первый выходблока фазирования соединен с первымвходом накопителя и первым входомпервого распределителя импульсов, 20 первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входами преобразователя кода, первый выход которого соединен с первым входом бло ка элементов И, второй выход блокафазирования соединен с входом второно распределителя импульсов, первыйи второй выходы которого соединенысоответственно с четвертым входомпреобразователя кода и вторым входомпервого элемента И, выход которогосоединен с вторым входом накопителя, первый выход которого черезпервый дешифратор соединен с первымвходом второго элемента И, выходвторого элемента И соединен с вторымвходом первого распределителя импульсов и первым входом триггера, выходкоторого соединен с вторым входомвторого элемента И, вторые и третий 40выходы накопителя соединены с первыми и вторым входами анализатора кода, первый и второй выходы которогосоединены соответственно с пятымвходом преобразователя кода и вторымвходом блока элементов И, третийвход которого подключен к четвертому выходу накопителя, а выход - квыходу устройства, введены второйдешифратор и регистр сдвига, второй выход преобразователя кода черезпоследовательно соединенные регистрсдвига и второй дешифратор соединенс вторым входом триггера. Кроме того,преобразователь кода выполнен на элементах И, ИЛИ, НЕ и триггере, выходы первого и второго элементов ИЛИсоединены с первыми входами соответственно первого и второго элементов5 100 И, выходы которых через третий элемент ИЛИ соединены с первым входом триггера, выходы триггера соединены с первыми входами третьего и четвертого элементов И, второй вход первого элемента И через элемент НЕ соединен с вторым входом второго элемента И, второй вход триггера, входы первого и второго элементов ИЛИ, объединенные вторые входы и объединенные третьи входы третьего. и четвертого элементов И и второй вход второго элемента И подключены соответственно к первому - пятому входам преобразователя кода, выходы четвертого и третьего элементов И подключены к первому и второму выходам преобразователя кода соответственно. Кроме того, анализатор кода выполнен на последовательно соединенных сумматорах по модулю два, выход последнего из которых соединен с первым выходом анализатора кода, второй вход каждого сумматора по модулю два подключен к соответствующему первому входу анализатора кода, второй вход и выход которого соединен с первым входом первого сумматора по модулю два.На Фиг. 1 приведена блок-схема устройства; на фиг. 2 - выполнение преобразователя кода; на фиг. 3 - выполнение анализатора кода; на фиг. 4 - временная диаграмма работы устройства.Устройство для приема телесигналовфиг. 1) содержит блок 1 Фазирования по такту, распределитель 2 тактовых импульсов, элемент И 3, дешифратор 4 фазирующей по циклу кодовой комбинации, триггер 5, элемент И 6, накопитель 7, распределитель 8 тактовых импульсов, преобразователь 9 кода, анализатор 10 кода, блок 11 элементов И, дешифратор 12, регистр 13 сдвига.Преобразователь 9 кода содержит фиг. 2 ) элементы ИЛИ 14- 16, элементы И 17-20, элемент НЕ 21 и триггер 22. Анализатор 10 кода 1, Фиг. 3 ) выпол,нен на сумматорах 23 по модула два.Устройство осуществляет прием сигналов телесигнализации от групп территориально рассредоточенных радиосредств,Устройство работает следующим образом.5 1 О 5 20 25 30 35 4 О 45 50 55 7 6К входу устройства последователь-но подключаются каналы, по которымнепрерывной последовательностью циклически передаются данные телесигнализации о состоянии радиосредств,размещенных на территориально рассредоточенных объектах радиосвязи.Данные телесигнализации в видепоследовательности кодовых комбинаций циклового фазирования поступают на вход устройства, а такжена входы первого элемента И 6, блока1 фазирования по такту Р. После стробирования элементом И 6 кодовые комбинации телесигнализациифазирования по циклу и информационные кодовые комбинации ) вводятся и записываются в накопитель 7. Одновременнопосылки кодовых комбинаций телесигнализации поступают на вход блока 1фазирования по такту, тактовые импульсы с выхода которого поступаютна распределитель 2, на вход накопителя 7 и вход распределителя 8. Импульсы на выходе распределителя 8распределены в течение такта и служат для синхронизацииработы устройства, его элементов, Один из импульсов, точно совпадающий с серединой такта, подается с распределителя 8 на вход элемента И 6 и служитдля стробироеания поступающей навход устройства информации,После дешифрирования дешифратором4 через элемент И 3 на вход распределителя 2 подается импульс сброса висходное состояние. Одновременнотриггер 5 опрокидывается и запрещаетповторное дешифрирование кодовыхкомбинаций циклового Фазирования. Помере ввода в накопитель 7 кодовыекомбинации проверяются на соответствие закону кодирования анализатором 10,Анализатор 10 кода предназначендля проверки кода на соответствиезакону кодирования по проверочномуполиному.Анализатор состоит изсумматоров23 по модулю два, соединенных между собой и с элементами памяти накопителя 7, Выходом анализатора 10является выход последнего из цепочки сумматоров 23, тогда как выходыостальных сумматоров 23 цепочкиподключены на входы последующих сумматоров 23 цепочки.Число сумматоров 23 в составе анализатора 10 равно числу ненулевых7 ,100312коэффициентов проверочного полиномабез одного. Проверочный полином Я(Х)образуется путем деления полиномаХ +1 на образующий полином испольМзуемого в устройстве телесигнализации кода Р(Х). Степень Я(Х) равначислу проверочных разрядов кода М,М - общее число разрядов кода.Работа анализатора 10 осуществляется следующим образом. 1 оИнформация телесигнализации поступает с выхода 6 и записывается в накопитель 7. По мере ее записи и продвижения с выходов элементов памяти накопителя 7,. соответствующих 15ненулевым коэффициентам проверочного полинома, сигналы подаются напервые входы сумматоров 23 по модулю два, На вторые входы сумматоров23 анализатора 10 подаются сигналы 20с выходов предыдущих сумматоров 23анализатора 10. На два входа первого сумматора 23 поданы сигналы с выходов двух элементов памяти накопителя 7, С выхода первого сумматора 2523 выдается сигнал, соответствующийединице при наличии нечетного числаединиц и -, нулю при четном числеединиц,Таким образом, при наличии четно. Зого числа единиц на.входе анализатора на выходе образуется нулевойсигнал, а при наличии нечетногоединичный,Результаты проверки кодовых комбинаций преобразуются преобразователем 9 кода, предназначенным для приведения результатов проверки любого смежного кода в вид, который должен быть получен при проверке любого обычного кода.Если. процедура проверки кода на,соответствие закону кодирования (помодулю два) по проверочному полиному может быть записанак (Х) = В (Х)О (Х),где 5 (Х) - полином кодовой комбинации;0(Х) - проверочный полином кода,то процедура преобразователя результатов проверки кода может быть пред-ставлена как суммирование по модулюдва полинома результата проверкиВ(Х) с .преобразующим полиномом Н(Х).Преобразующий полином должен удов 55, летворять условиюН(ХВВ(Х) = 0Преобразователь 9 работает следующим образом,7 8выхода распределителя 2 на вхо-. ды первого элемента ИЛИ 14 поступают единичные тактовые импульсы, на. входы второго элемента ИЛИ 15 поступают нулевые тактовые импульсы 1 На выходе первого элемента ИЛИ 14 образуется последовательность импульсов, соответствующая единичным тактовым импульсам (например 01001), а на выходе второго элемента ИЛИ 15 - нулевым (например 10110). Эти последовательности импульсов поступают соответстФвенно на первые входы первого и второго элементов И 17 и 18. На второй вход второго элемента И 18 поступает кодовая комбинация, соответствующая результату проверки смежного класса кода В(Х) (например 01001), а на второй вход первого элемента И 17 поступает та же комбинация, но в инвертированном виде (например 10110) .В том случае, если принятая кодовая комбинация не содержит искажений на выходе анализатора 10 кода, будет определенная комбинация, соответствующая полному Н(Х).Сложение В(Х) с нулевыми тактовыми импульсами и инвертированного значения К(Х) с единичными тактовыми импульсами дают нулевой результат. При наличии искаженной кодовой комбинации телесигнализации, поступившей на вход устройства, результат проверки на соответствие закону кодирования не равен Н(Х), и на выходе либо первого, либо второго элемента И 18 появляются импульсы - сигналы обнаружения искажений.В начале проверки на первый вход триггера 22 подается импульс сброса в исходное состояние с выхода распределителя 2. После проверки кодовой комбинации при отсутствии искажений триггер 22 остается в исходном состоянии, а при наличии искажений при проведении одной из проверок - опрокидывается.В результате проверки очередной кодовой комбинации, записанной в накопителе 7 устройства, с первого выхода триггера 22 через элемент И 19 записывается импульс на вход регистра 13 сдвига, а с второго выхода триггера 22 через элемент И 20 импульс подается на вход блока 11 элементов И.Если в принятой кодовой комбина" ции искажений нет, то с второго вы9 10031хода триггера 22 через элемент 11 20поступает импульс, разрешающий считывание через блок 11, записаннойв накопителе 7 кодовой комбинации;с первого выхода триггера 22 через 5элемент И 19 на вход регистра 13 сдвига импульс не поступает, однако вконце проверки кодовой комбинациирегистр 13 делает шаг ив первойего.ячейке памяти оказывается нуле-,вой сигнал. При отсутствии искажений регистр 13 обнуляется.Если в принятой кодовой комбинации обнаружены искажения, то с первого выхода триггера 22 через элемент И 19 поступает на вход регистра 13 импульс. С второго выхода триггера 22 через элемент И 20 на входблока 11 импульс не подается, поэтому нет разрешения на считывание инФормации.Таким образом, преобразователь 9кода осуществляет преобразованиерезультатов проверки кодовых комбинацйй телесигнализации, передаваемых любыми смежными классами кодов,в вид, который может быть полученпри проверке обычного кода.В процессе приема информации телесигнализации из части предыдущей ЗОи части последующей кодовых комбинаций может быть сформирована кодоваякомбинация циклового Фазирования.Если данная кодовая комбинация записана в накопитель 7 после того,как устройство сфазированОботакту и по циклу, то сигнал ее дешиф"рирования с выхода дешифратора 1 недостигает распределителя тактов,так как после установления правильной цикловой фазы уровень помех вканале невелик, частость обнаружения искажений соответствует частости их:обрбзования, триггер 5 находится в состоянии запрета повторногоФазирования. Если до прихода истинной кодовой комбинации циклового Фазирования зарегистрирована ложнаяцикловая фаза, то она сдвигается ичастость образования искаженных кодовых комбинаций резко возрастает,так как нарушается соответствие закону кодирования,Работа устройства в этом режиме показана на Фиг. 1, где о - сигнал с выхода дешифратора; б - состояние регистра 13 сдвига; В - моменты формирования сигнала ошибки (СО); ч. -27 10временная диаграмма передачи шифратором сигналов (ШС) данных телесигнализации и приема с помощью приемногоустройства (ПУ) этих данных, В циклтелесигнализации включена кодоваякомбинация циклового фазирования(Фц),Поскольку после установления ложной цикловой фазы вероятность образования искажений кодовых комбинацийвозрастает до 0.95-0,99 (Л,9),.торегистр 13 сдвига постоянно имеет от(1 - 1) до 1. сигналов обнаружения, записанных в регистре в виде единиц.Поэтому после ложного фазированияпрактически после приема первой кодовой комбинации с ошибкой формируется сигнал снятия запрета цикловогофазирования, который с выхода дешифратора 12 поступает на второй входтриггера 5.Время запрета фазирования (,фиг. ч)резко сокращается до одной кодовойкомбинации, и непрерывно поступающийпоток сигналов обнаружения искажений кодовых комбинаций, формируемыйдешифратором 12 при превышении порога срабатывания 5, постоянно поддерживает триггер 5 в состоянии разрешения фазирования. Истинная кодоваякомбинация циклового фазированияможет обеспечить установку правильной цикловой фазы даже в случае, если она .следует непосредственно заложной комбинацией,После установления правильной цикловой фазы .частость образования ошибок снижается до 10 З - 10 ф, что ведет к быстрому (в течение приема2-3 кодовых комбинаций) освобождениюрегистра 13 сдвига и снижению егосостояния ниже порогового. Послеустановления правильной цикловой фазы сигнал разрешения повторного Фазирования уже не формируется, таккак, несмотря на состояние регистрасдвига выше 5, сигнал обнаруженияискажений не поступает Поскольку регистр 13 сдвига находится в состоянии выше порогового после ложного фазирования, то прием очередной кодовой комбинации ведет к формированию сигнала разрешения повторного фазирования по цикду, что создает условия для того, чтобы повторное фазирование было осуществлено непосредственно после Юожного. В связи с этим работа. устФормула изобретения 11 10031 ройства в условиях последовательного приема сигналов телесигнализации от групп территориально рассредоточенных радиосредств производится более надежно. 5Технико-экономическая эффективность предлагаемого устройства заключается в повышении надежности сбора данных телесигнализации от территориально рассредоточенных радио средств.Устройство для приема телесигналов, содержащее блок фазирования, вход которого объединен с первым входом первого элемента И и подключен к входу устройства, первый выход блока фазирования соединен с первым входом накопителя и первым входом первого распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с первым, вторым и третьим входа ми преобразователя кода, первый выход которого соединен с первым входом блока элементов И, второй выход блока фазиоования соединен с входом второго распределителя импульсов, первый и второй выходы которого соединены соответственно с четвертым входом преобразователя кода и вторым входом первого элемента И, выход которого соединен с вторым входом35 накопителя, первый выход которого через первый дешифратор соединен с первым входом второго элемента И, выход второго элемента И соединен с вторым входом первого распределителя40 импульсов и первым входом триггера, выход которого соединен с вторым входом второго элемента И, вторые и третий выходы накопителя соединены с первыми и вторым входами анали 45 затора кода, первый и второй выходы которого соединены соответственно с пятым входом преобразователя кода и вторым входом блока элементов И, третий вход которого подключен к четвертому выходу накопителя, а выход -к выходу устройства,о т л и ч а ю 27 12щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй дешифратор и регистрсдвига, второй выход преобразователя кода через последовательно соединенные регистр сдвига и второй дешифратор соединен с вторым входом триггера.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что преобразователь кода выполнен на элементах И, ИЛИ, НЕ и триггере, причем выходы первого и второго элементов ИЛИ соединены с первыми входами соответственно первого и второго элементов И, выходы которых через третий элемент ИЛИ соединены с первым входом триггера, выходы триггера соединены с первыми входами третьего и четвертого элементов И второй вход первого элемента И через элемент НЕ соединен с вторым входом второго элемента И, второй вход триггера, входы первого и второго элементов ИЛИ, объединенные вторые входы и объединенные третьи входы третьего и четвертого элементов И и второй вход второго элемента И подключены соответственно к первому - пятому входам преобразователя кода, выходы четвертого и третьего элементов И подключены к первому и второму выходам преобразователя кода соотвественно.3. Устройство по и, 1, о т л и ч а ю щ е е с я тем, что анализатор кода выполнен на последовательно соединенных сумматорах по модулю два, выход последнего из которых соединен с первым выходом анализатора кода, второй вход каждого сумматора по модулю два подключен к соответствующему первому входу анализатора кода, второй вход и выход которого соединены с первым входом первого сумматора по модулю два. Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Ч 809300, кл, С 08 С 19/28, 1979.2. Авторское свидетельство СССР У 554 б 26, кл, Н 043/02, 1975 (прототип).1003127 л Ь 1 Ъ Ф ВНИИПИ Заказ 1572/35 Тираж б 16 Подписное лиал ППП "Патент", Ужгород,ул.Проектная