Ячейка однородной структуры

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик(61) Дополнительное к авт. свид-ву(22) Заявлено 030480 (21) 2902292/18-24с присоединением заявки МВ -(23) ПриоритетОпубликовано 070782 Бюллетень М 25Дата опубликования описания 0707,82 И) М. Кл.з С 06 Г 7/00 Государственный комитет СССР но делам изобретений н открытий(72) Авторы изобретения А.Н. Мелихов, Л.С.Берштейн и М. М,Канаев Таганрогский радиотехнический инстит т р,. им. В.Д.Калмыкова(5 4 ) ЛЧЕЙКА ОДНОРОДНОЙ СТРУКТУРЫ Изобретение относится к цифровой вычислительной технике и предназначено для использования з однородных вычислительных структурах, для реализации расплывчатых логических Формул.Известна ячейка однородной вычислительной матрицы, содержащая триггер и элементы И,ИЛИ,ЙЕ, которая позволяет реализовать четыре режима работы: запись, чтение, ассоциативный поиск и поиск максимума(1).Однако эта ячейка не позволяет реализовать операции над расплывчатыми высказываниями и выполнять преобразования над расплывчатыми логическими Формулами в полном объеме.Наиболее близким к предлагаемому по технической сущности является устройство для сравнения двоичных чисел, содержащее первый регистр, выход которого подключен к шине блока сравнения, второй регистр, выход которого подключен к элементу Й, дешифратор, вход которого подключен к входным шинам, а выход к элементу И, выходы элемента И подходят к элементу ИЛИ далее в третий регистр(2.Недостатком известного устройства являются ограниченные Функциональные воэможности, в частности, на нем невозможно реализовать основные операции над расплывчатыми высказываниями. Это, в свою очередь, не позволяет строить из таких ячеек однородную структуру для реализации расплывчатых алгоритмов управления производством или технологическим процессом. Вместе с тем, при разработке специализированных параллельных вычислителей для управления производством или технологическими процессами все большую роль играют расплывчатые алгоритмы, отображающие качественный характер решений, принимаемых оператором ввиду сложности управляемых процессов, наличия в структуре управления людей и неполноте априорных знаний.Основным элементом расплывчатых , алгоритмов являются расплывчатые высказывания и Формулы, для реализации которых требуется расширить Функциональные воэможности устройства. Целью изобретения является рас ширение функциональных возможностейза счет обеспечения воэможности преобразования расплывчатых логических формул, что является основной процедурой при реализации расплывчатых алгоритмов управления.Поставленная цель достигается тем, что в ячейку однородной структуры, содержащую три регистра, схему сравнения, первую группу элементов И, элементы ИЛИ и дешифратор, введены коммутаторы, четвертый регистр и 5 вторая группа элементов И, причем группы выходов первого, второго и третьего регистров соединены с первыми группами инФормационных входов первого, второго и третьего коммутато ров соответственно, группы выходов которых соединены с входами элементов ИЛИ соответственно, выходы которых подключены к выходам ячейки соответственно, группа выходов перво- )5 го коммутатора соединена с первыми группами информационных входов второго и третьего регистров и первой группой входов схемы сравнения, группа выходов Второго коммутатора соединена с второй группой информационных входов третьего регистра и второй группой входов схемы сравнения,группа выходов третьего ком" мутатора соединена с третьей группой входов схемы сравнения, группа выходов схемы сраннения соединена с первыми входами элементов И первой группы соответственно, вторые входы которых соединены с первым выходом четвертого регистра, выходы элемен 30 тов И второй группы соединены с управляющими входами первого и второго коммутаторов, первый выход четвертого регистра подключен к управляющим входам первого и второго ре гистров, второй выход четвертого регистра соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходами дешифратора соответственно, выходы 40 элементов И первой группы соединены с вторыми группами информационных входов первого и второго коммутаторов, второй группой информационных входов второго регистра и третьей 45 группой информационных входов третьего регистра, группа инФормационных входов первого регистра и третья .группа информационных входов второго регистра соединены с информационными входами ячейки, вход четвертого регистра и входы дешифратора соединены с управляющими входами ячейки.На фиг. 1 показана Функциональная схема ячейки однородной структуры; 55 на фиг. 2 - часть однородной структуры, состоящая нз ячеек.Каждая ячейка однородной структуры связана с соседними ячейками с помощью четырех восьмиразрядных инфор мационных шин (информационные входы)Ф из которых две являются входными и две выходными для данной ячейки, кроме того, имеются горизонтальные и вертикальные шины настройки (управляющие входы ), которые соединены со всеми ячейками параллельно.Ячейка содержит (Фиг. 1 )регистр 1, коммутатор 2, регистр 3, коммутатор 4, регистр 5, коммутатор б, схему 7 сравнения, группу элементов И 8, регистр 9, дешиФратор 10, группу элементов И 11 группу элементов ИЛИ 12, информационные 13 и управляющие 14 входы, выходы 15. Ячейки 16 объединяются в однородную структуру, как показано на фиг, 2.Выходы трех регистров 1,3 и 5 соединены с информационными входами трех коммутаторов 2,4 и б соответственно, выходы всех трех коммутаторов 2,4 и б соединены через элементы ИЛИ 12 с выходами 15 ячейки. Кроме того, выходы коммутатора 2 соединены с информационными входами регистров 3 и 5 соответственно и с входами схемы 7 сравнения, выходы коммутатора 4 соединены с информационными входами регистра 5 и с входными шинами схемы 7 сравнения, выходы коммутатора 6 соединены с входами схемы 7 сравнения, выходы которой соединены с одними из входов элементов И 8, а другие нходы соединены с выходом регистра 9. Выходы элементов И соединены с входами коммутаторов 2 и 4, с входами регистров 3 н 5, выход регистра 9 соединен также с управляющими входами коммутатора б, регистров 1 и 3, а другой выход соединен с первыми входами элементов И 11, вторые входы которых соединены с выходами дешифратора, выходы элементов И 11 соединены с управляющими входами коммутаторов 2 и 4.Ячейка предназначена для реализации микропрограмм обработки простых расплывчатых высказываний и для образования однородной структуры, позволяющей выполнять операции записи, чтения и ассоциативного поиска инйормации, а также обработку расплывчатых логических Формул, образованных иэ простых расплывчатых высказываний. Расплывчатым высказыванием называется предложение, относительнС которого можно судить о степени его истинности или ложности в настоящее . время. Степень истинности каждого расплывчатого высказывания принимает значения из интервала 0,1. Примерами расплывчатых высказываний являются Четыре - небольшое число", "На перекрестке много машин", "Эта книга очень интересная". Степень истинности первого расплывчатого высказывания .положим равной 0,9, нторого - О,б, третьего - 0,2. Если обозначить первое высказывание а , а второе %, а третье с, то Я = 0,9; В = О,бе с = 0,2.Если Й и Ь - некоторые расплывчатые высказывания, то составные расплывчатые высказывания образуются из простых с помощью логических операций:1) отрицание 7 о =1 - с 7, . 52) конъюнкция с 1 ЕЪ = ян 1 (8,Ъ )3) дизъюнкция с чЬ = пах (Ь,Ь);4) импликация с(- Ъ = вдх (1-6,Ь );5 ) эквивалентность а(+Ъ = в 1 п (щах (1-а,Б),пзах (а, 1-Ь). 10Если заданы степени истинности простых расплывчатых высказываний, используя (1) - (5 ), можно найти степень истинности составного расплывчатого высказывания, а также ре шать расплывчатые логические уравнения.Рассмотрим пояснения расплывчатых высказывательных переменных и расплывчатых логических формул. Рас плывчатой высказывательной переменной Х называется расплывчатое высказывание, степень истинности которого может принимать произвольные значения иэ 0,1) . Расплывчатой логической формулой А (Х Г )(п,1) называется: а)любая расплывчатая переменная или константа из О 13; б) если А. (Х а Хи ) и А 1(Х,Уп)- расплывчатйе формулы, то применение к ним конечного числа раз логических операций(1,Е,Ч) приводит к получениюрасплывчатой логической формулы; в ) других рас плыв чатых логических Формул не существует.функциональные назначения элемен тов, образующих ячейку.Регистр 1 предназначен для параллельного приема, хранения и выдачи в прямом или в иверсном кодах эталонного значения расплывчатого выс каэывания на схему сравнения, на выходные шины и на регистры 3 и 5. Регистр имеет восемь информационных входов, по которым поступают значения Расплывчатого высказывания, 45 ,восемь прямых и восемь инверсных информационных выходов и два управляющих входа "Запись" и "Сброс".Регистр 3 предназначен для параллельного приема, хранения и выдачи в прямом или инверсном кодах те" кущего значения расплывчатого высказывания на схему сравнения,на выходные шины ячейки или на регистр 5. Регистр имеет восемь информационных входов, по которым поступает на вход информация, восемь прямых и восемьинверсных выходов для выдачи информации и два управляющих входа "Запись" и "Сброс".Регистр 5 предназначен для параллельного приема, хранения и выдачи в прямом коде промежуточного значения расплывчатого высказывания на выходные шины или на схему сравнения. Регистр имеет восемь входов и восемьвыходов информационных и два управляющих входа "Запись" и "Сброс".Разрядность каждого регистрабайт.Коммутатор 2 предназначен для коммутации прямых и инверсных выходов регистра 1 на входные шины схемы сравнения, на выходные шины ячейки и на информационные входы регистра 3 или 5. Коммутатор состоит из шести двухвходовых элементов И, каждая группа включает в себя по восемь элементов, т.е. по одной схеме на каждый разряд регистраОдни из входов элементов И каждой группы соединены с прямыми или инверсными выходами регистра, а другие входы этой группы объединяются и образуют управляющий вход. Таким образом, коммутатор имеет две восьмиразрядных входных информационных шины, четыре восьмиразрядных выходных .информационных шины и б управляющих входов. Выходы некоторых пар групп элементов И поразрядно объединены элементами ИЛИ.Коммутатор 4 предназначен для коммутации прямых или инверсных выходов регистра 3 на входные шины схемы сравнения, на выходные шины ячейки и на информационные входы регистра 5. По составу и функционированию аналогичен коммутатОру 2.Коммутатор б предназначен для коммутации выходов регистра 5 на входы схемы сравнения или на выходные шины ячейки и состоит из двух групп двухвходовых элементов И. Одни из входов элементов И каждой группы соединены с прямыми выходами регистра, а другие входы элементов И каждой группы объединены и образуют управляющие входы. Таким образом, коммутатор имеет восьмиразрядную входную и две восьмиразрядных выходных информационных шины и два управляющих входа.Схема 7 сравнения предназначена для параллельного сравнения двух кодов восьмиразрядных положительных чисел на равенство, болыае или меньше, т.е. реализует следующие Функции: если А и В два числа, то1,приА=В Н (А,В) О, при АВ 1, при А) В Н (А,В)О, при А( ВСхема построена как классическая схема сравнения на комбинационных элементах. На входные шины А и В схемы сравнения поступают коды чисел, на выходе имеем признаки Н , Н 1 или Й , Й, которые выдаят соответствующие триггера. Работу схемы не сложно проследить, задавая раз"личные коды чисел. Схема сравненияимеет две восьмиразрядных входных шины и четыре выходных шиныпризнаков,Сдвиговый регистр 9 предназначендля формирования серии последовательных управляющих сигналов, необходимыхдля функционирования ячейки.Дешифратор 10 предназначен для дешифрации кода выполняемой операции.Первая группа элементов И 11 пред назначена для формирования сигналовуправления для коммутаторов 2 и 4в зависимости от кода выполняемойоперации. Одни входы элементов И соединены с выходами дешифратора 10,а упругие входы соединены с различными выходами сдвигового регистра 9,Выходы элементов И соединены с управляющими входами коммутаторов 2 и 4.Вторая группа элементов И 8 предназначена для формирования необходи 20мых управляющих сигналов для регистров 3 и 5 и коммутаторов 2 и 4. Однивходы элементов И второй группы соединены с выходами схемы сравнения, адругие входы каждого элемента И соединены с различными выходами регист,ра 9. Выходы элементов И 8 соединены с управляющими входами регистров3,5 и ког.мутаторов 2 и 4,Рассмотрим работу ячейки при выполнении наиболее сложной операцииэквивалентности.В начале по коду сброса с выходадешифратора осуществляется обнуление всех регистров и триггеров 35(цепи обнуления не показаны, как принято для регулярных цепей ).На первом такте сдвигающий регистр9 формирует сигнал записи на регистр1. В результате действия этого сигнаОла на регистр 1 осуществляется записьэталонного значения расплывчатоговысказывания, например й = 0,6, свходных шин ячейки, На втором тактесдвигающий регистр 9 формирует сигнал записи на регистр 3 текущегозначения расплывчатого высказывания,например о = 0,7, которое также поступает с входных шин.Дешифратор 10 дешифрирует код операции эквивалентности и тем самымвозбуждает один из выходов дешифратора - выход операции эквивалентности. Возбужденный выход дешифратораи третий тактовый сигнал с регистра9 поступают на вход одной из схем Ипервой группы, а сигнал с выходаэтой схемы поступает на коммутаторы24, как сигнал разрешения выдачина входные шины схемы сравнения содержимого первого регистра в инверсном коде, в данном случае 1-а=0,4,а содержимого регистра 3 в прямомкоде, т.е. = 0,7. Схема сравнениясравнивает значения а и Ъ и возбуждает выход Й 0 , подтверждающий,что 1 й Ь . Сигн л с четвертого такта регистра 9 совместно с возбужденным выходом Й,1 схемы сравненияпоступает на одну из схем И второйгру ппы, которая, в свою о черед ь,формирует сигнал в коммутатор 4и на регистр 5. управляющий сигналв коммутаторе 4 коммутирует выходы регистра 3 с входами регистра5, а сигнал на регистре 5 разрешает запись значения Б = 0,7 нарегистр 5.Сигнал с пятого такта регистра9 поступает на один из входов схемыИ первой группы, а второй вход этойсхемы И соединен с возбужденнымвыходом дешифратора 10, Сигнал свыхода этой схемы И поступает накоммутаторы 2 и 4. Коммутатор 2коммутирует выход регистра 1 насхему сравнения в прямом коде, т.е.5 = 0,6, а коммутатор 4 коммутируетвыход регистра 3 в инверсном коде,т.е. 7 Ъ = 1 - Ъ = 0,3.Схема сравнения сравнивает значения а и гЬ , возбуждает выход Н 1т.е, а 7 Ь. Сигналы с шестого такта регистра 9 и с возбужденноговыхода Н 1 схемы сравнения поступаютна вход одной из схем И второй группы, сигнал с выхода этой схемы Ипоступает на коммутатор 2 и на регистр 3. В коммутаторе 2 осуществляется коммутация выхода регистра 1на вход регистра 3, а на регистр 3разрешает запись значения содержимого регистра 1, т,е. а = 0,6 переписывается на регистр 3,Сигнал седьмого такта с регистра 9 поступает на управляющий вход коммутатора б и на один из входов схемы И первой группы, второй вход этой схемы И соединен с возбужденным выходом дешифратора 10. Сигнал с выхода этой схемы И поступает на один из управляющих входов коммутатора 4, На этом рабочем такте коммутатор б коммутирует выходы регистра 5 на входные шины схемы сравнения для выдачи на схему сравнения значения Ъ = 0,7, находящиеся на регистре 5, а коммутатор 4 коммутирует выходь регистра 3 с вторыми входными шинами схемы сравнения для выдачи на схемуФфсравнения значения с 1 = 0,6. Причем в схеме сравнения выходы коммутатора 4 соединены с одними из входных шин схемы сравнения, а выходы коммутаторов 2 и б объединяются через схему ИЗИ и соединены с другими входными шинамиВ результате сравнения на выходе схемы сравнения возбуждается выход Й, так как код содержимого регистрал3 в данном случае д = 0,6 меньше, чем код, находящийсяв регистре 5, в данном, случае % = 0,7. Сигнал20 с восьмого такта регистра 9 совместно с возбужденным выходом Й поступает на вход одной из схем И второйгруппы. Сигнал с выхода этой схемы Ипоступает на коммутатор 4 и тем самым соединяет прямые выходы регистра 3 с выходными шинами ячейки. Наэтом выполнение операции эквивалентности над расплывчатыми высказываниями завершается.Другие операции выполняются аналогично различным частям операцииэквивалентности, так как входят вв ее состав.Ячейка однородной структуры работает следующим образом. 5В начале работы необходимо установить в нулевое состояние все регистры, что осуществляется с помощью единичного потенциала, которыйформирует дешифратор 10 (фиг.2 ),по коду сброса, поступающего поуправляющим шинам 14 на вход дешифратора.После сброса осуществляется записьинформации или значения расплывчатых высказываний а и Ъ на регистры 1 и 3 соответственно под действием совместных выходных сигналоврегистра 9 и дешифратора через группу элементов И 11. Информация,необходимая для записи, поступаетпо входной информационной шине 13,Настройка ячейки на выполнениеконкретной операции производитсяпо коду, поступающему по управляющим шинам на дешифратор. 35После настройки ячейки на операцию начинается процесс реализациимикропрограмм.Микропрограммы операции чтения иинверсии наиболее простые и завершаются выдачей на выход в прямом и инверсном коде соответственно содержимого регистров 1 или 3.Микропрограммы операций конъюнкции,дизъюнкции,импликации и ассоциативного поиска очень близки между собой и выполняются за одинаковое количество микротактов,Микропрограмма операции дизъюнкции(конъюнкция).501, Сброс,2. Запись значения на регистры 1 и 3.3, Выдать на схему сравнения содержимое регистров 1 и 3.4. Сравнение, выдать на выход наибольшее (йаименыаее ) из сравниваемыхзначений.5, Конец.Микропрограмма операции импликации,1. Сброс.2. Запись значения на регистры 1 и 3. 6 О3. Выдать на схему сравнения содержимое регистра 1 в прямом коде,а регистра 3 в инверсном коде.4. Сравнение, выдат ь на выход наибольшее из сравниваемых значений. 65 5. Конец.Микропрограмма операции ассоциативного поиска.1. Сброс.2. Запись значения на регистры 1 и 3.3. Выдать на схему сравнения содержимое регистров 1 и 3.4. Сравнение, при равенстве выдатьна выход одно из сравниваемых значений.5. Конец.При реализации этих микропрограммс помощью коммутаторов 2 и 4 осуществляется выдача на схему сравнения содержимого регистров 1 и 3 в прямом,инверсном или прямом и инверсномкодах.Следующий такт регистра 9 совместно с выходными сигналами схемы сравнения формирует управляющий потенциал, который осуществляет выдачу навыход содержимого регистра 1 или 3,для чего коммутатор 2 и 4 подключаетвыходы регистра 1 или 3 к выходнымшинам 13, через группу элементовИЛИ 12.Микропрограмма операции эквивалентности наиболее сложная и выполняется в три этапа.Микропрограмма операции эквивалентности.1, Сброс.2. Запись значения на регистры 1 и 3.3. Выдать на схему сравнения содержимое регистра 1 в прямом кодеи регистра 3 в инверсном коде.4. Сравнение, запись на регистр 3наибольшего значения из сравниваемых значений регистров 1 и 3.5. Выдать на схему сравнения содержимое регистра 1 в инверсномкоде, а регистра 3 в прямом коде.б. Сравнение, если значения регистра1 болыде значения регистра 3,то запись нарегистр 3 содержимого регистра 1, в противном случаерегистр 3 сохраняет первоначальное значение.7. Выдать на схему сравнения содержимое регистров 1 и 3.8. Сравнение, выдать на выход наименьше из сравниваемых значений.9. Конец.На первых двух этапах реализацииэтой микропрограммы повторяются последовательно два раза действия операции импликации и результаты операции запоминают регистры 3 и 5 соответственно,На третьем этапе реализации микропрограммы в результате действия управляющего сигнала регистра 9 накоммутаторы 4 и 6 осуществляетсявыдача на схему сравнения содержимых регистров 3 и 5.Завершается микропрограмма тем,что, в результате совместных действийдвух сигналов с регистра 9 и схемы7 сравнения на коммутатор 4 или 6, подключаются выходы регистра 3 или 5 соответственно к выходным шинам ячейки 13 через группу элементов ИЛИ "2.Введение новых узлов позволяет на 5 основе аналогичных ъячеек построить однородную вычислительную структуру для реализации расплывчатых алгоритмов, которые работают в режиме принятия решения в сложных условиях, 1 О что является особенно актуальным в управлении сложными технологическими процессами, в робототехнике, а также в моделировании деятельности человека при принятии решений в условиях 5 неопределенности или расплывчатости входной информации. ФормУла изобретения20Ячейка однородной структуры, содержащая три регистра, схему сравнения, первую группу элементов И, элементы ИЛИ и дешифратор, о т л и ч а ю щ ая с я тем, что, с целью расширения ее функциональных возможностей за счет обеспечения возможности преобразования расплывчатых логических формул, в нее введены коммутаторы, четвертый регистр и вторая группа элементов И, причем группы выходов первого, второго и третьего регистров соединены с первыми группами информационных входов первого, второго и третьего коммутаторов соответственно, З 5 группы выходов которых соединены с выходами элементов ИЛИ соответственно, выходы которых подключены к выходам ячейки соответственно, группа выходов первого коммутатора соединена 40 с первыми группами информационных входов второго и третьего регистров и первой группой входов схемы сравнения, группа выходов второго коммутатора соединена с второй группой информационных входов третьего регистра и второй группой входов схемы сравнения, группа выходов третьего коммутатора соединена с третьей груп - пой входов схемы сравнения, группа выходов схемы сравнения соединена с первыми входами элементов И первой группы соответственно, вторые входы которых соединены с первым выходом четвертого регистра, выходы элементов И второй группы соединены с управляющими входами первого и второго коммутаторов, первый выход четвертого регистра подключен к управляющим входам первого и второго регистров, второй выход четвертого регистра соединен с первыми входами элементов И второй группы, вторые входы которых соединены с выходами дешифратора соответственно, выходы элементов И первой группы соединены с вторыми группами информационных входов первого и второго коммутаторов, второй группой информационных входов второго регистра и третьей группой информационных входов третьего регистра, группа информационных входов первого регистра и третья группа. информационных входов второго регистра соединены с информационными входами ячейки, вход четвертого регистра и входы дешифратора соединены с управляющими входа-. ми ячейки.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Р 478297, кл. С 06 Р 1/00, 1975.2. Авторское свидетельство СССР Р 634268, кл. С 06 Г 7/06, 1978 (прототип) .941994 Фцг Составитель В.Кайдановиколай чук Техред Л. Пекарь Корректор М.Мус Редакто Эакаэ 4840/3 Филиал ППП "Патент", г.ужгород,ул.Проектная,Тираж 731 ВНИИПИ Государственного ком по делам изобретЕний и от 113035,Москва,Ж,Раушская