Устройство для синхронизации вычислительной системы

(Ь 4) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ 1Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных (мультипроцессорных). вычислительных систем, работающих в реальном масщтабе времени.В многомащинных вычислительных, системах повыщение производительности достигается за счет распараллеливания по ЦВМ системы алгоритмов реща-,о емых задач. Распараллеливание предусматривает в большинстве случае необходимость организации обмена информацией и управляющими словами между ЦВИ вычислительной системз, причем производительность всей системы в целом существенно зависит от быстродействия межмащинного обмена в системе.При организации межмащинного об о мена через канал прямого доступа ЦВИ быстродействие межмащинного обмена определяется временем реакции ЦВИ на внещний запрос типа приостановка.Это время составляет один рабочий цикл.Таким образом, время передачи одного слова информации между ОЗУ ЦВМ не может быть меньще двух рабочих циклов. Это время можно уменьщить до одного рабочего цикла, если тактовые сетки ЦВИ, участвующих в обмене, синхронизировать друг относительно друга таким образом, чтобы запрос, поступивщий от ЦВИ-приемника в ЦВМ-датчик в каком-либо рабочем цикле, принимался и выполнялся в ЦВИ-датчике в этом же цикле. Такая синхро низация позволяет свести к минимуму время реакции ЦВМ на внещний запрос типа приостановка. Синхронизация распределителей импульсов вычислительной системы осуществляется специальными устройствами синхронизации.Известно устройство для синхронизации вычислительной системы, содер" жащее генератор тактовых импульсов, распределители тактовых импульсов018 4 5 1 О 15го 25 30 35 40 45 50 55 3 94по числу процессоров в системе, схемы управления и элементы И по числууправляемых процессоров в системе,причем выход генератора тактовых импульсов соединен с первыми входамиэлементов И, выходы которых подключены к входам распределителей импульсов управляемых процессоров,группы выходов распределителей импульсов соединены с группами входовсоответствующих схем управления иявляются выходами устройства, вторые входы схем управления являютсявходами задания программного сдвигараспределителей импульсов,Распределители импульсов управляются импульсами, поступающими сгенератора тактовых импульсов навход распределителя импульсов управляющего процессора непосредственно, а на входы распределителей импульсов управляемых процессоровчерез элементы И. Разрешение (и запрет) на прохождение тактовых импульсов на распределители импульсовуправляемых процессоров формируетсяпо состоянию соответствующего распределителя импульсов 1,Недостатком указанного устройстваявляется его низкая надежность, которая обусловлена наличием в устройстве состязаний сигналов (гонок),что приводит к уменьшению длительности отдельных тактовых импульсовна выходах распределителей импульсовуправляемых процессоров, а также кпоявлению ложных тактовых импульсов,которые не позволяют осуществить заданную синхронизацию распределителейимпульсов, Причиной состязаний сигналов является различие во времениих прохождения по логическим цепями через запоминающие элементы(триггеры).Наиболее близким к предлагаемомупо технической сущности являетсяустройство для синхронизации вычислительной системы, содержащее генератор тактовых импульсов, управляющийи управляемый распределители импульсов, блоки управления, две группыэлементов И и группу элементов ИЛИс числом элементов в каждой группе,равным числу управляемых процессоров,причем выход генератора соединен спервыми выходами элементов И первойи второй групп, выходы которыХ подключены к входам соответствующихэлементов ИЛИ, выходы элементов ИЛИ соединены с входами управляемых распределителей импульсов, группы выходов которых подключены к первой группе входов соответствующих блоков управления и являются выходами устройства, к второй группе входов блоков управления подключена группа входов устройства.Распределители импульсов запускаются импульсами, поступающими от общего генератора тактовых импульсов на вход распределителя импульсов управляющего процессора непосредственно, а на входы распределителей импульсов управляемых процессоров - через элементы И и ИЛИ. Управление прохождением тактовых импульсов управляемых процессоров производится стробами управления, отражающими текущее состояние управляемых распределителей импульсов. Устранение ложных сигналов на фронтах при совпадении управляющего строба и тактов с выхода генератора обеспечивается соответствующей задержкой строба управления на элементах задержки. Устройство обеспечивает заданную заранее (или устанавливаемую по программе) сходимость временных диаграмм распределителей импульсов всех процессоров системы и поддержание синхронной работы распределителей в течение всего времени работы вычислительной системы 2 ).Известное устройство предусматривает синхронную работу всех процессоров системы независимо от решаемых ими задач, причем предполагается, что длительность рабочих циклов всех процессоров равна в течение всего времени работы системы, т,е. в системе команд процессоров отсутствуют команды с переменным циклом.В ряде процессоров длительность рабочего цикла в некоторых операциях является переменной 1,3 1 и 4 1..Например, если в процессоре, содержащем управляющий распределитель импульсов, выполняется операция с увеличенным рабочим циклом; то это приводит к рассинхронизации процессоров системы, и устройства синхронизации управляемых процессоров начинают подстраивать свои распределители под работу управляющего распреде-. лителя, т.е. необоснованно увеличивать время выполнения операций управляемых процессоров, что приводит к снижению их быстродействия. Осо94014 5бенно существенно такое снижение быстродействия при передаче управляющим процессором массива информации (многократное повторение операций обмена с увеличенным рабочим5 циклом) .Таким образом, применение известных устройств синхронизации в вычислительных системах, содержащих процессоры, в составе которых имеют О ся команды с переменным циклом, приводит к снижению быстродействия управляемых процессоров, и следовательно, всей системы в целом, что является недостатком известного уст ройства.Кель изобретения - повышение быстродействия вычислительной системы,Поставленная цель достигается тем, что в устройство для синхронизации вычислительной системы, содержащее генератор тактовых импульсов, и бло. ков выработки,синхросигналов (и - число процессоров), причем каждый блок выработки синхросигналов содержит распределитель, узел управления, два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен в каждом блоке выработки синхросигналов с первым входом первого элемента И, с первым входом второго элемента И, с синхровходом узла управления, управляющие входы узлов управления являются группой управляющих входов устройства, выходы распределителей в каждом блоке выработки синхросигналов соединены соответственно с тактовыми входами узла управления и являются тактовыми выходами устройства, выход узла управ-, ления соединен в каждом блоке выработки синхросигналов с вторым входом первого элемента И, выход которого соединен в. каждом блоке выработки синхросигналов с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемен,та И, введены в каждый блок выработки синхросигналов элемент НЕ, два элемента И и формирователь строба,50 выход которого соединен в каждом блоке выработки синхросигналов с вторым входом второго элемента И, третий вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого соединен с выходом55 генератора тактовых импульсов и с синхровходом формирователя строба, второй вход третьего элемента И сое 8 6динен с входом элемента НЕ, с входом управления режимом синхронизациикаждого блока выработки синхросигналов и является входом управлениярежимом синхронизации устройства,выход элемента НЕ в каждом блоке выработки синхросигналов соединен стретьим входом первого элемента Ии с входом режима синхронизации формирователя строба, вход управлениястробом которого соединен в каждомблоке выработки синхросигналов с выходом четвертого элемента И, первыйвход которого соединен с выходомузла управления в каждом блоке выработки синхросигналов, второй входчетвертого элемента И в каждом блокевыработки синхросигналов является. входом запуска устройства.формирователь строба содержит дваэлемента НЕ и триггер, выход которого является выходом формирователя,вход режима синхронизации которогосоединен с первым установочным входом триггера, с первым и с вторымвходами сброса триггера, третий входсброса которого соединен с вторымустановочным входом триггера и с выходом первого элемента НЕ, вход ко.торого соединен с синхровходом формирователя, вход управления стробомкоторого соединен с входом второгоэлемента НЕ и с третьим установочным входом триггера, четвертый входкоторого соединен с выходом второгоэлемента НЕ,На фиг, 1 приведена схема устройства для синхронизации вычислительной системы; на Фиг. 2 - схемаблока управления; на фиг. 3 - схемаФормирователя строба; на фиг. 4 временная диаграмма работы устройства. Устройство содержит генератор 1 тактовых импульсов, распределители 2 и 3 тактовых импульсов, узлы 4 и 5 управления, элементы И 6-13, формирователи 14 и 15 строба, элементы ИЛИ 16 и 17, элементы НЕ 18 и 19, управляющие входы 20, вход 21 запуска, вход 22 управления режимом синхронизации, блоки 23 выработки синхросигналов. Узлы 4 и 5 управления содержат элементы И 24-27, элементы ИЛИ 28-30, элемент И 31, триггер 32, элемент НЕ 33. Формирователи 14 и 15 содержат элементы НЕ 34 и 35 и триггер 3694Устройство обеспечивает синхронизацию тактовых импульсов распределителей импульсов, входящих в составвычислительной системы,Распределители импульсов могутработать в автономном режиме, прикотором тактовая сетка соответствующего распределителя импульсов независима от работы других распределителей системы и в то же время неуправляет работой других распределителей, в режиме управления, при котором блоком управления соответствующего распределителя импульсов(управляющего) формируется и передается на общую магистраль строб управления, исполь:уемый в режиме синхронизации, в режиме синхронизации,при котором тактовая сетка соответствующего распределителя (управляемого) подстраивается под тактовуюсетку какого-либо другого распреде-лителя (управляющего) системы.Следует отметить, что если устройство в течение какого-либо интервала времени обеспечивает синхронную работу нескольких распределителей импульсов, то только один иэ нихработает в режиме управления,а остальные - в режиме синхронизации.Режим работы распределителей импульсов определяются управляющимисигналами, устанавливаемыми на шинах 21 и 22,Генератором 1 тактовых импульсовформируется серия тактовых импульсов, из которых распределителями2 и 3 импульсов формируются сериисинхронизирующих импульсов ТИ 1-ТИ 8,управляющие .работой процессоров вычислительной системы.Устройство синхронизации работаетво всех трех режимах следующим образом,Автономный режим устанавливаетсяразрешающим потенциалом на шине 22и запрещающим потенциалом на шине21, которыми закрываются элементыИ 6-9, 12 и 13 и отключаются Формирователи 14 и 15 строба. Тактовыеимпульсы с выхода генератора 1 черезэлементы И 10 и 11 и ИЛИ 16 и 17 поступают на вход распределителей 2и 3 импульсов на выходах которыхформируются серии синхроимпульсовТИ 1-ТИ 8, При этом одноименные синхроимпульсы в разных распределителяхразмещены во времени произвольнодруг относительно друга.8В режиме управления в любом интервале времени может работать только один распределитель импульсов из числа входящих в устройство для синхронизации вычислительной системы. Допустим, что в этом режиме работает распределитель 2 импульсов, Режим управления устанавливается разрешающими потенциалами на шинах 21 и 22. При. этом разрешается прохождение тактовых импульсов с выхода генератора 1 через элементы И 10 и ИЛИ 16 на вход распределителя 2 импульсов, Группа выходных синхроимпульсов ТИ 1- ТИ 8 поступает на вход блока 4 управления, на выходе которого формиру 0148 5 1 О 15 ется строб управления,поступающийчерез элемент И 12, на входы всехформирователей 14 и 15 строба. Временная характеристика строба управления, которая определяет временноеположение синхронизируемых распределителей импульсов, задается блоком 4управления в соответствии с управляющими сигналами, подаваемыми погруппе шин 20 на вход блока 4 управления. Эти управляющие сигналы, поступая на входы элементов И 24-27, разрешают прохождение соответствуюЗв щих синхроимпульсов, которые черезэлементы ИЛИ 28-30 и элемент И 31 поступают на вход триггера 32 со счетным входом, на выходе которого формируется строб управления. На элеучитывать задержки на кабельных линиЗ 5менте И 31 производится стробирование синхроимпульсов инвертированнымина элементе Нб 33 тактовыми импульсами ГИ.Этим стробированием достигается юсовпадение фронтов строба управленияс отрицательными Фронтами импульсовГИ, т.е. фронты строба задаржаны относительно соответствующих Фронтовсинхроимпульсов на 1/2 периода импульсов ГИ или на 1/2 длительностисинхроимпульса (фиг. 4).Условимся, что в режиме синхронизации работет распределитель 3 импульсов, при этом распределитель 2импульсов работает в управляющем режиме. Рассматриваемое устройство синхронизации в общем случае входит всостав территориально рассредоточенных вычислительных систем, т.е. систем, в которых процессоры размещены55 на некотором расстоянии друг от друга и соединены между собой кабельнойсетью. Таким образом, необходимоях передаваемых по ним тактовых импульсов и строба управления, Особенно велико влияние указанных задержек в вычислительных системах с рабочим циклом распределителей, например, в 1-2 мкс, т.е. с периодом тактовых импульсов генератора, равным 125-240 нсРежим синхронизации устанавливается запрещающими потенциалами на шинах 21 и 22. При этом запрещается прохождение тактовых импульсов через элемент И 11 и строба управления через элемент И 13. Одновременно разрешающим потенциалом с выхода элемента НЕ 19 разрешается работа элемента. И 7 и формирователя 15 строба.Предположим, сигналами на группах шин 20 задаются условия синхронизации, при которых сетка импульсов распределителей 2 и 3 должна быть сдвинута во времени относительно синхроимпульсов распределителя 3 на половину цикла, т.е. должны совпадатьТИ 8 одного распределителя с ТИ 4 другого. Допустим, что в момент включения распределителя 3 в режим синхронизации распределители 2 и 3 работали таким образом, что формируемые ими одноименные синхроимпульсысовпадали по времени, как это показано на временной диаграмме (фиг.4).На временной диаграмме показана задержка строба управления с р итактовых импульсовна входах элемента И 7 и формирователя 15 строба несколько меньше периода тактовых импульсов. В общем слуцае ьстр будетотличаться от ц . Строб управления, формируемый узлом 4 управлениячерез элемент И 12, поступает навход формирователя 15 строба, на второй вход которого поступают тактовые импульсы. Элементами НЕ 34 и 35 и триггером 3 б обеспечивается привязка фронтов строба управления к отрицательному фронту ближайшего тактового импульса,. Необходимость такой привязки обусловливается смещением фронтов стро 5 а управления относительно тактового импульса, связанным с различной задержкой тактовых импульсов и строба управления на входе формирователя 15 строба. Через элемент И 9 и ИЛИ 17тактовые импульсы проходят на входраспределителя 3 импульсов при наличии на выходе формирователя 15 положительного строба управления, сфор 5 10 15 Зо 25 Эо 35 40 45 50 55 мированного от тактовой сетки распределителя 2 импульсов, а через элементы И 7 и ИЛИ 7 на вход распределителя проходят тактовые импульсы приналичии на выходе блока 5 управления положительного строба управления,сформированного от тактовой сеткираспределителя 3 импульсов. При работе двух распределителей с заданнымвременным сдвигом на выходах блокауправления и формирователя 15 стробаформируются синхронные и противофазные стробы, Таким образом, черезэлементы И 7 и 9 и . ИЛИ 17 на входраспределителя 3 импульсов непрерывно поступают тактовые импульсы,поскольку всегда на одном из управляющих входов элементов И 7 и 9 установлен положительный, уровень одного из стробов управления, причемчерез каждый из элементов И 7 и 9проходят по четыре тактовых импульса. Если при вклчении устройстваили в результате сбоя в процессе работы происходит нарушение заданнойсинхронизации, возникает ситуация,когда на управляющих входах элементов И 7 и 9 действует запрещающийуровень потенциала , блокирующий поступление определенного количества тактовых импульсов (на фиг.4 трех заштрихованных) на вход распределителя 3 импульсов,За счет этого увеличивается длительность текущего синхроимпульсана выходе распределителя 3 импульсов, т.е. производится смещение временной сетки распределителя 3 относительно распределителя 2 импульсовна величину рассогласования, С этого момента распределители работаютсинхронно и синфазно.Предлагаемое устройство отличается от известных более высоким быстродействием. Известными устройствами обеспечивается синхронная работавсех распределителей импульсов с заданной для каждого управляемого распределителя синфазностью. При этом .предполагается, что рабочий циклвсех команд одинаков, т.е. не учитывается тот факт, что некоторые команды имеют переменную длительность рабочего цикла (например, команды ввода-вывода).При выполнении управляющей ЦВМоперации с увеличенным рабочим цикломраспределители импульсов всех управляемых ЦВМ отслеживают этрт цикл, чтоформула изобретения 11 9401приводит к необоснованному снижениюбыстродействия выполнения операцийс обычным циклом, В предлагаемомустройстве синхронизируются распределители импульсов только тех ЦВМ,между которыми осуществляется межмавинный обмен. Работа распределителей импульсов других ЦВМ не влияетна их синхронизацию.Кроме того, предлагаемое устрой рство обладает более высокой надежностью по сравнению с известными,Низкая надежность которых обусловлена возможностью уменьвения длительности отдельных синхроимпульсов навыходах РИ, а также появлением ложных тактовых импульсов. В предлагаемом устройстве этот недостаток устранен,1. Устройство для синхронизации вычислительной системы, содержащее генератор тактовых импульсов, и блоков выработки синхросигналов (и- число процессоров), причем каждый блок выработки синхросигналов содержит распределитель, узел. управления, два элемента И, элемент 4.1 И, причем выход генератора тактовых импульсов соединен в каждом блоке выработки синхросигналов с первым входом первого элемента И, с первым входом35 второго элемента И, с синхровходом узла управления, управляющие входы узлов управления являются группой управляющих входов устройства, выходы распределителей в каждом блоке выработки синхросигналов соединены соответственно с тактовыми входами узла управления и являются тактовыми выходами устройства, выход узла управления соединен в каждом блоке45 выработки синхросигналов с вторым входом первого элемента И, выход которого соединен в каждом блоке выработки синхросигналов с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго эле 50 мента И, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в каждый блок выработки синхросигналов введены элемент НЕ, два элемента И и формирователь строба, выход которого соединен в каждом блоке выработки синхросигналов,свторым входом второго элемента И,48 12третий вход элемента ИЛИ соединен свыходом третьего элемента И, первыйвход которого соединен. с выходомгенератора тактовых импульсов и ссинхровходом Формирователя строба,второй вход третьего элемента И соединен с входом элемента НЕ, с входомуправления режимом синхронизациикаждого блока выработки синхросигналов и является входом управлениярежимом синхронизации устройства, выход элемента НЕ в каждом блоке выработки синхросигналов соединен стретьим входом первого элемента И ис входом режима синхронизации формирователя строба, вход управлениястробом которого соединен в каждомблоке выработки синхросигналов с выходом четвертого элемента И, первыйвход которого соединен с выходом узла управления в каждом блоке выработки синхросигналоввторой входчетвертого элемента И в каждом блокевыработки синхросигналов являетсявходом запуска устройства.2. Устройство по и, 1, о т л и -ч а ю щ е е с я тем, что формирователь строба содержит два элементаНЕ и триггер, выход которого является выходом формирователя, входрежима синхронизации которого соединен с первым установочным входомтриггера, с первым и с вторым входами сброса триггера, третий входсброса которого соединен с вторымустановочным входом триггера и с выходом первого элемента НЕ, вход которого соединен с синхровходом Формирователя, вход управления стробомкоторого соединен с входом второгоэлемента НЕ и с третьим установочным входом триггера, четвертый входкоторого соединен с выходом второгоэлемента НЕ.Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРЮ 458829, кл. С 06 Е 15/16, опублик.1975.2. Авторское свидетельство СССРй 809132, кл. 6 06 Г 1/04, 1981(прототип) .3. Соучек Б. Мини-ЭВМ в системахобработки информации. М., "Мир",1976, с. 242,246;Бауман Б., Куртц Ц., Науман Г.Стандартные интерфейсы для цифровыхизмерительных систем, М., "Мир,1977, с. 42,940148 Редактор С Заказ 4668/7 Тираж 731 ВНИИПИ Государстве по делам изобрете 113035, Москва, Ж"35Подписноенного комитета СССРний и открытийРауаская наб., д; 4/ю а ал ППП "Патент", г. Ужгород, ул. Проектная Составитель Н. Тороповапенина Техред Е.Харитомчик Корректор 8. Бутяга