Многоканальный аналого-цифровой преобразователь

яннтедь 4) МНОГОКАНАЛЬНЫЙ АКАЛ ПР БОБ РАЗОВЦИФРОЕЛЬ дически этап грубокак измеряемая анажет резко изменить вл Изобретение относится к импульсной технике и может быть использовано в вычислительной технике в системах связи ЭВМ с различными объектами контроля.Известен многокаввльный аналого-цифровой преобразователь, содержащий два буферных запоминающих устройства, переключатель, преобразователь код-напряжение, вход которого соединен с регистром кода, разделенным на две части: регистрв старших разрядов - регистр-счетчик, ре гистр младших разрядов - регистр поразрядного кодирования, а выход - с входами схем сравнения, на вторые входы которых поступает измеряемая аналоговая33 величйна, схему управления последовательным счетом н схему упра ения поразрядным кодированием 13.Недостатком устройства является ниэ кое быстродействие изкэа наличия перек.- лючателя, подключающего поочередно все каналы для преобразования и записи в буферное запоминающее устройство младших разрядов, а также иэ-эа необходнмос= ти проводить периого кодирования, таклоговая величина мосвой предел.Известен многоканальный аналого-цифровой преобразователь (АЦП), который содержит и каналов, каждый из которых образован блокам сравнения, выход которого соединен с одним из входов тра гера, подключенного к блоку формирования кода номера канала, генератор ни- пульсов, счетный вход которого соединенс счетным входом счетчика, выходы которого соединены с вхоцамн пнфро-аналогового преобразователя, выход цифро-аналогового преобразователя соединен с вто- рыми входамн блоков сравнения, выходной коммутатор двухпозиционных сигналов, входы которого подключены к блоку фор" мнрования кода номера канала, а выходык соответствующим вторым входам триггеров, блок управления, который соединен по шине Ч с блоком 4 ормнрования кода номера канала, по шине.с,щ- с выход.9306ным коммутатором двухпозиционных сигналов, по шине тактовых импульсовс генератором импульсов, по шине выхо-. да одного из разрядов счетчика - с счетчиком Г 215Недостатком многоканального аналогоцифрового преобразователя является низкое быстродействие, так как после каждого очередного срабатывания сравнивающего блока необходимо выполнять после 10 довательный опрос состояний триггеров всех каналов и записывать код счетчика в соответствующие ячейки запоминающего устройства процессора, что приводит к увеличению сумматорного времени 15 преобразования,Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в многоканальный аналого-цифровойФпреобразователь, содержащий генератор импульсов, выход которого подключен к импульсному входу блока управления, первый выход которого соединен с первым входом счетчика, выходы которого подключены к входам цифро-аналогового преобразователя, выход которого соединен с первыми входами блоков сравнения, введены блок приоритетного прерывания, оперативное запоминающее устройство, многовходовый элемент .ИЛИ, дешифратор номера канала, триггеры цикла и элементы ИЛИ, причем выходы триггеров цикла соответственно соединены с вторыми35 входами блоков сравнения, выходы которых соединены с потенциальньми входами блока приоритетного прерывания и входами многовходового элемента ИЛИ, выход которого подключен к первому входу4 О блока управления, а второй вход - к первому выходу блока приоритетного прерывания, второй выход которого соединен с первыми входами оперативного запоминающего устройства и дешифратора номера канала, второй вход которого соединен с вторым выходом блока управления, выходы дешифратора номера канала соединены с первыми входами элементов ИЛИ, вторые. входы которых соединены с третьим выходом блока управления, выходы элементов ИЛИ соединены с первыми входами триггеров цикла, вторые входы которых соединены с четвертым выходом блока управления, а третий вход блока управления соединен с выходом счетчика и с вторым входом оперативного запоминаюшего устройства, третий вход которого соединен с пятым выходом . 56 4блока управления и первым входом блокаприоритетного прерывания, выход оперативного запоминающего устройства подключен к шинам интерфейса, к которымподключены второй, третий, четвертый ипятый входы блока приоритетного прерывания, четвертый и пятый входы блока управления и четвертый вход оперативного запоминающего устройства,На фиг. 1 приведена структурнаяэлектрическая схема устройства; нафиг, 2 - схема блока приоритетного прерывания; на фиг. 3 - схема оперативногозапоминающего устройства; на фиг. 4 схема блока управления,Устройство содержит элемент ИЛИ 11-Зттриггеры 2 -2 г, цикла, блоки 3 -Зсравъкения, цифро-аналоговый преобразователь(ЦАП) 4, блок 5 приоритетного прерывания, многовходовый элемент ИЛИ 6,дешифратор 7 номера канала, счетчик 8,блок 9 управления, оперативное запоминающее устройство 10 (ОЗУ, генератор 11импульсов, соединенный шиной 12 с блоком 9, который шиной 13 соединен ссчетчиком 8, шиной 14 - с дешифратором6, шиной 15 - с одним из входов элементов ИЛИ 1-1 и счетчиком 8, шиной 16 -с установочным входом "1" триггеров2. -2, шиной 17 - с блоком 5 и ОЗУ 10,шинами 18 и 19 - с шинами интерфейса20, счетчик 8 соединен шиной 21 сЦАП 4, блоками 9, ОЗУ 10, ЦАП 4 соединен с одним из входов блоков 3-3на вторые входы которых подсоединяютсяисточники преобразуемых сигналов, выходы блоков 3-Зд соединены с блоком 5 .и многовходовым элементом ИЛИ 6, выход которого шиной 22 соединен с блэками 9, блок 5 шиной 23 соединен с блоками 9, шиной 24 - с ОЗУ 10 и дешифратором 7, шинами 25 - 29 - с шинамиинтерфейса 20, дешифратор 7 выходами 1-п соединен с вторыми входамиэлементов ИЛИ 1-1 , выходы которыхсоединены с установочными входами "0триггеров 21-2, подключенных к третьимвходам блоков 31-3 п, оперативное запоминающее устройство 10 шинам 30, 31 соедииено с шинами интерфейса 20.Блок приоритетного прерывания(фиг. 2) состоит из регистра 32 длязапросов на прерывание, регистра 33 текущего приоритета, .триггера 34 блокирования прерывания, блока 35 сравненияприоритетов, элементов ИЛИ 36 и 37,элементов И 38 - 40, регистра 41 текущего приоритета, триггера 42 прерыва- нияОперативное запоминающее устройство(фиг, 3) содержит регистр 43 данных,дешифратор 49 адреса записи, накопитель 45, дешифратор 46 адреса считывания, буферный усилитель 47,Блок управления (фиг. 4) содержиттриггер 48, элемент И 49, дешифратор50 нуля, делитель 51 частоты, формирователь 52 импульсов, элементы И 53и 54, триггер 55, элементы И 56 и 57,Устройство работает следующим образом,5 10 13 Весь процесс преобразования проте- кает эв время однократного изменения компенсирующего сигнала от своего минимального значения до максимального, затем цикл преобразования повторяется. При подаче с шин интерфейса 20 сигнала цо шине 18 нв блок управления включа ется триггер 48 (фнг. 4), разрешая црохождение тактовых импульсов с генератора 11 по шине 12 через элемент И 49 на делитель 51 и другой элемент И 57. Поделенная частота импульсов подается 25 на формиромтель 52, который по шине 15 через элементы ИЛИ 11-1устаювливает в "0 триггеры 2-2 и счетчик 8. Выходы разрядов счетчика 8 по шине 21 поступают в блок 9 на дешифратор, зв 50, формируя импульс начала цикла по шине 16 для установки триггеров 21-2, в "1 ф, выходной сигнал с которых, поотупая на третьи входы блоков 34-3 г, разрешает компарирование двух сигналов: опорного, в,виде ступенчато-изменяющегося напряжения, и измеряемого. Второй импульс через элемент И 56 при наличии разрешения по шине 23 с блока 5 поступает на счетный вход счетчика 8 по шине 13, уствювливая очередную ступеньку напряжения на выходе цифроаналогового преобраэомтеля 4, посту пающего нв вторые входы блоков 31 3, на первые входы которых подключаются источники преобразуемых сигналов. Моментом окончания преобразования по тому или иному каналу является момент изменения сигнала ю выходах блоков 313, соответствующего канала, сигнал с которого поступает на соответствующий запоминающий триггер регистра 32 для запросов на прерывание с шифрато ром (фиг. 2) блока 5. С выхода шиф-, ратора 32 запросы на прерывание поступают на блок 35, где их зючения сравниваются с текущим приоритетом, уровень которого хранится в регисре 33. Информация об уровне запроса, хранящаяся в регистре 32, поступает на регистр 41. Третий сигнал с формиромтеля 52 (фиг. 4) блока 9 прн наличии разрешающего сигнала, поступающего с шины 22 многовходового элемента ИЛИ 6 через элемент И 53 устанавливает триггер 55 в положение "1, разрешая прохождение тактовых импульсов по шине 17 на блок 5 для опроса регистра 41, который формирует код номера канала, посту- чающего,по шинам 24 на дешифратор 7, куда одновременно приходит синхроннэирующий импульс по шине 14 с блока 9 и нв дешифратор 44 (фиг. 3) ОЗУ 10 для записи информации с счетчика 8, поступающей по шине 21 нв регистр 43," синхронизирующаки импульсом по шине 17 с блока 9.Для того, чтобы не происходило повторное изменение сигнала нв выходах блс ков 3-3 на следующей ступеньке нв пряжения, поступающего с цифро-аналого вого преобрвзомтеля 4 для данного канала, импульс номера канала с дешифратора 7 поступает на соответствующий эле . мент ИЛИ 1.-1 п и через него устанавлимет триггер 2.;2 в положение "0, запрещая дальнейшее преобразование до конца цикла.После записи в ОЗУ 10 информации счетчика 8 соответствующий данному так ту счета для каналов, которые изменили сигнал нв выходе одного из блоков 3-3 п, сигнал .разрешения продолжения анализа по шине 23 с блока 5 разрешает переход к следукцей ступеньке компенсирующего напряжения и дальнейшему преобразованию. Если на данной ступеньке напряжения не было запросов на прерымние, то сигнал с многовходо вого элемента ИЛИ 6 не поступает в блок 9 по шине 22, который не выдает синхронизирующих еюпульсов по шинам 17 и 14, в разрешает пошине 23 с бло ка 6 прохождение очередного импульса с формирователя 52 цо шине 13 на счетный вход счетчика 8, который уве - личивает выходной код на единицу.Для выбора информации заданных каналов в течение времени действия стробв прерывания по шине 29, подают синхроимпульс с шин интерфейса 20 по шине29 для удержания сигнала запросов в регистре 32 до засылки информации о текущем приоритете по шинам 25 совместно с сигналами выборки уровня приоритета по шине 26 и разрешения записи7 93065 по шине 27, Информация данного канала, записанная в оперативное запоминающее устройство 10 по сигналу, подаваемому по шине 17, считывается по адресу на шинах 30. и передается по шинам 31 5 через шины интерфейса 20 на входные информационные шины процессора ЭВМ.Конец преобразования наступает по ситналу, поступающему с шин интерфейса 20 по шине 19 на триггер 48 блока 9.Таким образом, отпадает необходимость опрашивать все каналы на данном такте счета, а только те, которые изменили сигнал на выходе блока сравнения и появляется возможность контроля и И мерения только определенной группы каналов в зависимости от приоритета и возможность обращения ЭВМ к оперативному запоминающему устройству в любое время для считывания информации по лю- гю бой группе каналов. формула изобретени я25Многоканальный аналого-цифровой преобразователь, содержащий генератор импульсов, выход которого подключен к импульсному входу блока управления, пер вый выход которого соединен с первым щ входом счетчика, выходы которого подключены к входам цифро-аналогового преобразователя, выход которого соединен с первыми входами блоков сравнения, отличающийся тем, что, с целью повышения быстродействия, введены блоки приоритетного прерывания, миоговходовой элемент ИЛИ, оперативное запоминающее устройство, дешифратор номера канала, триггеры цикла и бле- менты ИЛИ, причем выходы триггеров цикла соответственно соединены с вто 6 8рыми входами блоков сравнения, выходыкоторых соединены с потенциальными входами блока приоритетного прерыванияи входами многовходового элемента ИЛИ,выход которого подключен к первому входу блока управления, а второй вход -к первому выходу блока приоритетногопрерывания, второй выход которого соединен с первыми входами оперативного запоминающего устройства и дещифратораномера канала, второй вход которогосоединен с вторым выходом блока упраьления, выходы дешифратора номера канала соединены с первыми входами элементов ИЛИ, вторые входы которых соединены с третьим выходом блока управления,выходы элементов ИЛИ соединены с первыми входами триггеров цикла, вторыевходы которых соединены с четвертымвыходом блока управления, третий входблока управления соединен с выходомсчетчика и с вторым входом оперативного. запоминающего устройства, третий входкоторого соединен с пятым выходом блока управления и первым входом блокаприоритетного прерывания, выход опера-тивного запоминающего устройства подключен к шинам интерфейса, к которымподключены второй, третий, четвертый ипятый входы блока приоритетного прерывания, четвертый и пятый входы блокауправления, и четвертый вход оперативного запоминающего устройства,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР% 229057, кл, Н 03 К 13/17, 1967.2. Каган Б,М, Воителев А.И., Лукьянов Л.М. Системы связи УВМ с объектами управления в АСУ ТП, М., "Совеское радио, 1978, с. 166, рис. 4.25. Данкащщ ектная, 4 ал ПП тент", г, Ужгород,3527/82ВНИИ ПИпо дел1 1 3038,ель. А. ТитовМ. Надь Корректор И. Пож Тираж 964 Лодпиосударственн ого комитета СССРизобретений и открытийосква, Ж 35, Раушская наб., д. 4