Устройство для преобразования координат

(51)М. Кл. С 06 Р 75118 с присоединением заявки рв Веударстаее 4 кемвтат ИСР аа ледам дзебретеднй в етарытд 11.5(088.8) Дата опубликования опнсання 15,01.83(72) Авторы изобретения С.К. Дауров и В,И. Кнышев сСаратовский политехнический инсти(5 Й) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КООРДИНАТ аИзобретение относится к вычислительной технике и предназначено для преобразования прямоугольных координат в полярные и наоборот. Известно устройство, которое со- фдержит синусный и косинусный преобразователи, на одни входи которых подаются проекции вектора, а на вто"рые - код аргумента из регистра, Выходы синусного и косинусного преобра-зователей соединены со входами сумматора; выход которого через селекторзнака подсоединен ко входу анализа"тора. Анализатор совместно с логическим блоком осуществляет поразрядноеИ,:формирование кода в регистре аргумента, Происходит автоматическая отработка аргумента вектора, а напряжение на выходе сумматора соответству,ет значению модуля 13,Недостатком этого устройства являются ограниченные функциональные,возможности,2Наиболее близким по техническойсущности к изобретению является уст-,ройство, содержащее суммирующие иреверсивные счетчики, генератор импульсов, счетчик аргумента, соединенный с шиФратором и раэличителемквадрантов,. ключи, блок управления,схему переноса, блоки умножения, од"ни из входов которых соединены сшифратором, другие - через первыйключ с генератором импульсов и через реверсивный счетчик - со схемойпереноса, подключенной к суммирующимсчетчикам, а выходы блоков умножениясоединены с одним из входов второгои третьего ключей, подключенных ксуммирующим счетчикам и блоку управления, соединенному с реверсивнымсчетчиком, схемой переноса, счетчи-.ком аргумента и первым ключом, и компаратор, входы которого соединены содним из выходов второго и третьегоключей, а выход - с блоком управле",ния 23,981264 50 3Недостатком данного устройства является низкое быстродействие, обусловленное используемым методом формирования кодов результата, а также методом ввода исходных данных в умно- жители, Например, ввод проекций Х и У вектора В в блок умножения осуществляется следующим образом. Код й заносится в двоичный счетцик, находящийся в режиме вычитания, затем на счетный вход счетчика поступают импульсы с генератора импульсов, которые одновременно поступают на блоки умножения. Содержимое счетчика уменьшается и наконец полностью обнуляется, по этому сигналу устройство управления закрывает соответствующий ключ, и поступление импульсов прекра" щается. Аналогичная операция повторяется с кодом Й и далее при формировании кода Й, аргумента. При этом в каждом такте формирования кода Му описанная процедура повторяется и так до окончательного формирования кода Иу. Недостатком данного устройства является также зависимость време ни преобразования от велицины исходных данных.Целью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, цто в устройство для преобразования координат, содержащее блок управления, дешифратор квадрантов, первую схему сравнения, два коммутатора, два блока умножения, первые входы которых соединены соответственно с выходами шифратора, вьходы блоков умножения подключены соответственно к входам первого и второго коммутаторов, управляющие входы которых соединены с первым выходом блока управления, первый и второй входы дешифратора квадрантов являются первым и вторым управляющими входами устройства, введены вторая и третья схемы сравнения, третий, четвертый, пятый и шестой коммутаторы сумматор, четыре регистра, три распределителя, три цифроаналоговых преобразователя, первые входы которых соединены с входом опорного напряжения устройства, вторые входы подключены соответственно к выходам первого, второго и третьего регистров, входы которых соединены соответственно с выходами первого, второго и третьего распределителей, информационные входы первого, второго, третьего и четвертого регистров 5 0 15 го 25 30 35 40 45 являются соответственно первым, вторым, третьим и цетвертым информационными входами устройства, выходы распределителей соединены соответственно с выходами первой, второй и третьей схем сравнения, выход первого цифро-аналогового преобразователя подключен к входу третьего коммутатора и к первому входу четвертого коммутатора, выход которого соединен с вторым входом первого блока умножения, выход второго цифро-аналогового преобразователя подключен к входу пятого коммутатора, к первому входу шестого коммутатора, выход которого соединен с вторым входом второго блока умножения, выход третьего цифро-аналогового преобразователя подключен к вторым входам четвертого и шестого коммутаторов и к первому входу третьей схемы сравнения, второй вход которой и первый вход блока управления соединены с выходом сумматора, входы первой схемы сравнения соединены сбответственно с первым выходом первого коммутатора и с выходом третьего коммутатора, входы второй схемы сравнения соединены соответственно с первым выходом второго коммутатора и с выходом пятого коммутатора, входы сумматора соединены соответственно с вторыми выходами первого и второго коммутаторов, выход дешифратора квадрантов подключен к входу четвертого регистра, выход которого соединен с входом шифратора, управляющие входы третьего, четвертого, пятого и шестого коммутаторов подключены к первому выходу блока управления, второй выход которого соединен с управляющими входами первого и второго распределителей, третий и четвертый выходы блока управления подключены соответственно к управляющим входам третьего распределителя и четвертого регистра, второй вход блока управления является входом установки вида преобразования устройства.Кроме того, в устройстве блок управления содержит триггеры, элементы И, ИЛИ, счетчик циклов, генераторсинхроимпульсов запоминающий узел,схему сравнения, микропрограммный автомат и распределитель импульсов,причем входы микропрограммного автомата подклюцены соответственно к выходам схемы сравнения, сцетцика циклов и к единичному выходу первоготриггера, а выходы соединены с так6вКоды М и М с выходов регистров 1 и 2 отдаются на входы ЦАП 5 и 7, на выходах которых появляются соответственно их аналоговые эквиваленты, поступающие через коммутаторы 1 О, 11 и на входы блоков умножения 8 и 9, на другие входы которых поступают величины созт и з 1 пт с выходов шифратора 23. Произведения через коммутаторы 18 и 19 поступают на входы сумматора 17, с выхода которого сумма подается на вход блока управления 25, реализующего процесс формирования .кодааргумента Му в соответствии с , выражением (Х соз т +У з 1 пУ)=К, которое отражает основную идею метода преобразования координат. Процесс формирования кода аргумен" та Му в устройстве осуществляется, начиная со старших разрядов, причем, учитывая, что максимальный угол в регистре 4 равен 2 ю, первые два старших разряда в зависимости от соотно" щения знаков Х, т устанавливаются де" шифратором квадрантов 24, при этом начальные значения регистра 4 равны 0 90 180 270 Дальнейший процесс формирования кода Вр показан на фиг. 2 (для перво-: го квадранта) и осуществляется блокам 25 управления. В общем случае при формировании К-ого разряда кода М в этот разряд записывается единица, что соответствует увеличению предыдущего угла на Ьтк 2 Х 22 . Через некоторое время величина с выхода сумматора 17 поступает на вход блока 25 управления, где проверяется условие Кр Вк-гЕс" ли это условие не выполняется, то К-й разряд обнуляется и процесс формирования переходитк К+1-ому разряду, если оно выполняется, то необхо" димо проверить еще дополнительное ус- .ловие, а именно определить тенденцию дальнейшего изменения величины модуля Я, рпя чего аргументу 9 придает элементарное приращение Ь при этом по" лученное значение Й сравнивается с й. Если йВ (тенденция дальнейшего роста), то единица в К-ом разряде .сохраняется, в противном случае (тенденция дальнейшего уменьшения) К-й разряд обнуляется.Описанный процесс повторяется совсеми разрядами регистра 4 и после 5 89842тирующими входами запоминающего узла, распределителя импульсов, генератора синхроимпульсов, счетным входом второго триггера и с первым входом элемента ИЛИ, вход триггера является вторым входом блока, единичный выход триггера подключен к первому входу первого элемента И, нулевой выход - к первому выходу блока ик первому входу второго элемента И, 1 авыход которого является вторым выходом блока, выход первого элементаИ является третьим выходом блока, четвертый выход которого соединен с выходами распределителя импульсов и Ввторого триггера, выход генераторасинхроимпульсов подключен к вторымвходам элементов И, ИЛИ, выходы эле мента ИЛИ соединен е входом счетчика циклов, первый вход блока соединен с первым входом схемы сравнения и с входом запоминающего.узла,выход которого подключен к второмувходу схемы сравнения.На фиг. 1 дана схема устройства 1 Ина Фиг. 2 - схема блока управления; .на Фиг, 3 - диаграмма метода Формирования кода аргументе.В состав устройства входят реги"стры 1"4 для хранения кодов проекций вектора, модуля и аргумента цифро"аналоговые преобразователи (ЦФ)5-7, блоки умножения Я и 9, коммутатора 10-13, схемы 14-16 сравнения,сумматор 17, коммутаторы 18 и 19,распределители 20-22, шифратор 231дешифратор квадрантов 24, блок 2 уп-равления, вход 26 опорного напряженияустройства, информационные входы 27-.30 устройства, управляющие входы 31и 32 и вход 33 установки вида преобразования. устройства, триггер 34,элементы И 35 и 36, счетчик 37 циклов, элемент ИЛИ 38, генератор 39синхроимпульсов, запоминающий узел40, схема 41 сравнения, распредели"тель 42 импульсов, триггер 43, микропрограммный автомат 44,Устройство работает следующим образом.В исходном положении, когда коммутаторы 10 и 11, 12 и 13, 18 и 19установлены в положении, указанныена фиг. 1, устройство осуществляетпреобразование прямоугольных координат в полярные. Для этого в регистры331 и 2 соответственно записываются коды М и М, а регистры 3 и 4 обнуляется.его завершения в регистре сформи-.рован код, соответствующий углу 898426 8 сигнал схемы 16 нулевой (сформированный цифровой код больше преобразуемо и9-,Е а, 272 =УЕНа выходе сумматора 17 аналоговая ф величина соответствует модулю В, которая для однородности представления результатов преобразования с помощью замкнутой цепи, состоящей из схемы0 сравнения 16, распределителя 22, регистра 3 и цифро-аналогового преобразователя 6, преобразуется в цифровую форму, Процесс аналого-цифрового преобразования заключается в подборе цифрового эквивалента преобразуемой35 аналоговой величине,В исходном состоянии регистр 3 обнулен и с выхода ЦАП 6 нулевой сигнал поступает на один из входов схе мы 16, на другой вход которой поступает преобразовываемый аналоговый сигнал Р. Схема 16 осуществляет сравнение входных сигналов и вырабатывает на выходе единичный сигнал, если пре образуемая величина больше величины, поступившей с выхода ЦАП 6, и нулевой - в противном случае. Процесс преобразования начинается по команде с блока 25 управления, по которой раз решается прохождение входного сигнала распределителя 22 на первый из его выходов. Единичный сигнал с выхода схемы 16 через распределитель 22 поступает в первый (старший) разряд ре- у гистра 3 и записывается в нем. Полученный цифровой код преобразуется в аналоговую величину и поступает для сравнения с преобразуемым сигналом на вход схемы 16. Во втором такте щ выходной сигнал схемы 16 вторично поступает в первый разряд регистра 3 и записывается в нем, после чего блок 25 управления осуществляет сдвиг распределителя 22 на один шаг вправо,в результате чего входной сигнал распределителя 22 поступает на его второй выход, т.е. созданы условия для формирования второго разряда кода.В результате вторичной записи проверяется правомерность записанной единицы в данный разряд, в частности, если после первого такта на выходе схемы 16 появляется единичный сигнал, то это свидетельствует о правильности единицы в данном разряде, такИ как аналоговый эквивалент сформированного цифрового кода меньше преобразуемого сигнала, если же выходной го сигнала), то записанная в первом такте единица стирается записью нуля в этот же разряд. Аналоговый эквивалент формируемого цифрового кода никогда не должен превышать величину преобразуемого сигнала, Поэтому, если в результате записи единицы вкакой-либо разряд, данное положение нарушается, то во втором такте эта единица стирается нулевым сигналом с выхода схемы сравнения. В результате чего на выходе схемы сравнения востанавливается единичный сигнал и втаком положении начинается формирование следующего разряда кода. Данный режим формирования не является оптимальным по быстродействию,например в случае единичного сигналас выхода схемы сравнения можно было сразу перейти к формированию следующего разряда, а в случае нулевого- запись нуля в данный разряд совместить с записью единицы в следующем. Но для реализации указанных логических операций каждый аналого-цифровой преобразователь необходимо снабдить отдельным блоком управления, Здесь для реализации. описываемого режима преобразования необходимы только сигналы синхронизации, вырабатываемые общим блоком управления.Через п (и - разрядность регистра 3) циклов в регистре 3 сФормирован код с точностью до единицы младшего разряда.Таким образом, результаты преобразования находятся: в регистре 3- код модуля, в регистре 4 - код аргумента.Устройство может работать также в режиме преобразования полярных координат в прямоугольные, т,е. по известным модулю и аргументу определяются проекции Х и У вектора В. Для этого коммутаторы 10-13, 18 и 19 устанавливаются в противоположные (относительно изображенному на фиг, 1) положения.Коды модуля и аргумента заносятся в регистры 3 и 4 соответственно, регистры 1 и 2 обнуляются. В зависимости от величины кода аргумента с регистра 4 в дешифратор квадрантов выдается сигнал, по которому определяются знаки проекций Х и У.Код с выхода регистра 3 поступает на ЦАП 6, выход которого через со9 89842 ответствующие входы коммутаторов 10 и 11 соединен со входами блоков умножений 8 и 9, на другие входы которых с соответствующих выходов шифратора 23 поступают величины созе и % з 1 п 9, при этом на выходах блоков умножения 8 и 9 появляются величины Й созе и К з 1 пт.Через промежуток времени, необходимый для завершения переходных 16 процессов, блок 25 управления выдает команду, разрешающую работу распределителей 20 и 21. С этого момента начинается процесс аналого-цифрового преобразования величин, в резулИ тате которого в регистрах 1 и 2 сфор" мированы коды проекций Х и т. Указанные величины соответственно с выхо" дов коммутаторов 18 и 19 поступают на одни входы схем сравнения 14 и 15, 26 на другие входы которых через коммутаторы 12 и 13 с выходов ЦАП 5 и 7 поступают аналоговые эквиваленты цифровых кодов регистрови 2, коды в которых формируются выходными сигна лами схем 14 и 15 через распределител и 20 и 21, управляемыми блоком 25 управления, Процесс формирования кодов и в регистрах 1 и 2 осуществля" ется аналогично случаю преобразова ния аналоговой величины модуля векто" раБлок управления работает следую" щим образом.В исходном состоянии триггеры 34 и 43, сцетцик 37 обнулены, а распределитель импульсов 42 находится в положении, когда его вход соединен с первым из его выходов. Далее осуществляется установка режима преобра зования, при этом единичное состоя" ние триггера 34 соответствует преобразованию прямоугольных координат в полярные, а нулевое - обратному. Сиг" нал с нулевого выхода триггера 34 осу ществляет управления коммутаторами 10-13, 18 и 19, а сигнал с единичного выхода поступает на вход автомата 44, где в зависимости от его зна-. чения реализуется та или икая ветвь граф-схемы алгоритма.Рассмотрим первый режим преобразования, когда триггер 34 находится в единичном положении, 8 устройстве в регистры 1 и 2 засыпаются коды М и й соответственно, а регистры 3 4 обнуляется, после чего начинается процесс преобразования. С выхода сумматора 17 на вход узла 40 поступает 61 Овеличина, которая по управляющему импульсу записывается в узел 40. Наэтом завершается нулевой цикл, а следующий начинается с увеличения счетчика циклов 37 на единицу, посредством подачи через элемент ИЛИ 38импульса с выхода автомата 44. Затем единичный сигнал через распределитель импульсов 42 записывается впервый разряд регистра 4 и через некоторое время на входах узла ЧО исхемы сравнения 41 появляется величи"на В, однако она не записывается вузел 40, так как нет разрешающегосигнала, Таким образом, схема 41 осу-ществляет сравнение величин К с выхода узла 40 и Р или в общем случаеВ, и К (проверка основного условия). Сигнал с выхода схемы 41 равенединице, если ВК и нулю - впротивном случае. Если Х О, то К"й,разряд регистра 4 обнуляется и по сигналу распределитель импульсов 42 сдви"гается на один шаг вправо для формирования следующего разряда регистра4. Далее анализируется содержимоесчетчика циклов 37: и, если сигнална выходе счетчика 37 равен "О" (Ксп),то содержимое счетчика увеличивается на единицу, т.е, начинается сле"дующий цикл,Если сигнал на выходе схемы 41сравнения равен "1", то выдается разрешение на запись й в узел 40, а затем устанавливается тоиггер 43 в единицу, что соответствует записи в и-йразряд регистра 4 единицы, в резуль"тате цего на выходе сумматора 7 появляется величина К. Схема 41 осу 1ществляет сравнение Йк и Вк (провер"ка дополнительного условия). При усповии йкй возвращается триггер,43 в исходное положение, затеи осуществляется сдвиг распределителя импульсов 42 вправо, на один шаг и т.д.,как описывалось ранее. При условиийВ, К-й и п-й разряды регистра 4обнуляется, появившееся на выходесумматора 17 значение В, восстанавливается в узле 40 и далее, как описывалось.Через Ь- циклов содержимое счетчика 37 станет равным и, формированиекода аргумента завершится, и осуще"ствляется переход к преобразованиюаналоговой велицины е цифровую форму.Этот процесс описан ранее, а блок уп"равления 25 осуществляет только сдвиги распределителя импульсов 22, 11 8984Счетчик циклов 37 реализован так, что когда его содержимое становится равным и, на его выходе появляется сигнал, а следующий импульс, подаваемый на счетчик, обнуляет его. Запускается генератор синхроимпульсов 39, импульсы которого через элемент ИЛИ 38 поступают на вход счетчика 37, а также элемент И 35 разрешенный единичным уровнем с триггера 34, на управ ляющий вход распределителя 22, содержимое счетчика циклов станет равным п и микропрограммный автомат 44 ос" танавливает генератор 39, затем, увеличивая счетчик 37 на единицу, обну ляет его и передает управление на задание нового режима преобразования;Процесс преобразования полярных координат в прямоугольные проходит значительно проще, чем рассмотренный, З 1 а блок управления осуществляет только сдвиг распределителей импульсов 20 и 21, управляющие импульсы на которые подаются одновременно от генератора синхроимпульсов 39 через элемент И 3 б разрешенный единицным уровнем нулевого Выхода триггера 34.Формула изобретения361. Устройство для преобразования координат, содержащее блок управления дешифратор квадрантов, первую схему сравнения, два коммутатора, два блока умножения, первые входы которых соединены соответственно с выходами шифратора, выходы блоков умножения подключены соответственно к информационным входам первого и второго ком 49 мутаторов, управляющие входы которых соединены с первым выходом блока управления, первый и второй входы дешифраторв квадрантов являются первым и вторым управляющими входами устройства, о т л и ц а ю щ е е с я тем,43 что, с целью повышения быстродействияУ в него введены вторая и третья схемы сравнения, третий, четвертый, пятый и шестой коммутаторы, сумматор, четыре регистра, три распределителя, три цифро-аналоговых преобразователя, первые входы которых соединены с входом опорного напряжения устройства, вторые входы подключены соответственно к выходам первого, второго и треть-фф его регистров, входы которых соединены соответственно с выходами первого, второго и третьего распределителей,26 12информационные входы первого, второ" го, третьего и четвертого регистров являются соответственно первым, вторым, третьим и четвертым информационными входами устройства, входы распределителей соединены соответственно с выходами первой, второй и третьей схем сравнения, выход первого цифроаналогового преобразователя подключен к информационному входу третьего коммутатора и к первому информационному входу четвертого коммутатора, выход которого соединен с вторым входом первого. блока умножения, выход второго цифро-аналогового преобразователя подключен к информационному входу пятого коммутатора и к первому информационному входу шестого коммутатора, выход которого соединен с вторым входом второго блока умножения, выход третьего цифро-аналогового преобразователя подключен к вторым.информационным входам цетвертого и шестого коммутаторов и к первому входу третьей схемы сравнения, второй вход которой и первый вход блока управления соединены с выходом сумматора, входы первой схемы сравне" ния соединены соответственно с первым выходом первого коммутатора и с выходом третьего коммутатора, входь 1 второй схемы сравнения соединены соответственно с первым выходом второго коммутатора и.с выходом пятого коммутатора, входы сумматора соединены соответственно с вторыми вь 1 ходами первого и второго коммутаторов, выход дешифратора квадрантов подключен к входу четвертого регистра, выходкоторого соединен с входом щифратора, управляющие входы третьего, четвертого, пятого и шестого коммутаторов подключены к первому выходу блока управления, второй выход которого соединен с управляющими входами первого и второго распределителей, третий и четвертый выходы блока управления подклюцены соответственно к управляющим входам третьего распределителя и четвертого регистра, второй вход блока управления является входом установки вида преобразования устройства.2. Устройство по и. 1, о т л и - , ч а ю щ е е с я тем, цто блок управлений содержит триггеры, элементы И, ИЛИ, счетчик циклов, генератор синхроимпульсов, запоминающий узел, схему сравнения микропрограммный автомат и распределитель импульсов, при13 89842 чем входы микропрограммного автомата подключены соответственно к выходам схемы сравнения, счетчика циклов и к единичному выходу первого триггера, а выходы соединены с тактирующими входами запоминающего узла, распределителя импульсов, генератора синхроимпульсов, счетным входом второготриггера и с первым входом элемента ИЛИ, вход триггера является 16 вторым входом блока, единичный выход триггера подключен к первому входу первого элемента И, нулевой выходк первому выходу блока и к первому входу второго элемента И, выход кото- и рого является вторым выходом блока, выход первого элемента И является третьим выходом блока, четвертый вы 6 14ход которого соединен с выходами рас" пределителя импульсов и второго триггера, выход генератора синхроимпульсов подключен к вторым входам элементов И, ИЛИ, выход элемента ИЛИ соединен с входом счетчика циклов, первый вход блока соединен с первым вхо" дом схемы сравнения и с входом запоминающего узла, выход которого под" ключен к второму входу схемы сравнения.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР У 519725, кл. О Об 6 7/22, 1974.2. Авторское свидетельство СССР У 453690, кл. 6 06 Г 7/38, 1972 (прототип).НИИПИ Заказ 11950/65ираж 731 Подписное Филиал ППП "Патент",г,ужгород, ул,Проектная,4 .