Система для управления многоступенчатыми циклическими программными испытаниями

) Я 3 5 005 В 19 18 03 СОВЕТСК 11 ХЦПАЛСТ 1 Р 1 ЕСКПХ РЕСПУВЛ ГОСУДАРСТВЕПЦОЕ ПАТЕПТПОЕВЕДОМСТВО СССР (ГОСПЛ 1 ЕПТ ССС ОПЦСАЦИК ЦЯО 5 РКТЩЩК АВТОРС 1(ОМУ СВИДЕТЕЛЬСТВУ(54) СИСТЕМА ДЛЯ УПРАВЛЕНИЯ МНОГОСТУПЕНЧАТЫМИ ЦИКЛИЧЕСКИМИ ПРОГРАММНЫМИ ИСПЫТАНИЯМИ(57) Изобретение относится к автоматике и вычислительной технике и может найти применение приавтоматизации производственных процессов, вчастности усталостных прочностных испытаний обьектов авиационной техники, проводимых по вюгоступенчатым циклическим программам нагруженияИзобретение обеспечивает коррекцию экстр.мумовциклических сигналов при любых видах многоступенчатых программ испытаний и повышает помехозащищенность цепей коррекции системы. Система содержит программный задатчик 1, каналы коррекции экстремумов 3,4, экстрематор 5, интерполятор 8, следящий привод 9. Каждый канал коррекции экстремумов состоит из блока вычитания 11, накопителя 12 и сумматора 13 Дополнительно введенные компаратор 2, переключатели 5, 6, устройство выборки-хранения 10, триггеры 14 и 15 обеспечивают автоматическое переключение;вязей между выходами экстрематора и входами управления цепями коррекции в зависимости от соотношения сигналов на выходе программного задатчика 1, что позволяет проводить коррекцию многоступенчатых программ любых видов 2 з.п.ф-лы, 4 ил.5 10 15 20 25 30 35 40 45 50 Изобретение относится к автоматике и вычислительной технике и может быть использовано при автоматизации производственных процессов, в частности процессов усталостных прочностных испытаний обьектов авиационной техники, проводимых по многоступенчатым циклическим программам нагружения,Цель изобретения - расширение функциональных возможностей системы путем обеспечения испытаний как с чередующимися, так и повторяющимися знаками изменения скорости нагрузки,На фиг,1 приведена схема системы управления; на фиг,2 - схема накопителя; на фиг,З - схема интерполятора; на фиг,4 - график изменения выходного сигнала,Система (фиг.1) содеркит программный задатчик 1,компаратор 2, два канала коррекции экстремумов 3,4, переключатели 5 6, экстрематор 7, интерполятор 8 и следящий привод 9.Каждый канал 3,4 коррекции состоит из устройства 10 выборки-хранения (УВХ), блока 11 вычитания, накопителя 12, сумматора 13, а также двух триггеров 14,15.Накопитель 13 (фиг.2) содержит нуль- орган 16, два элемента И 17,18, реверсивный счетчик 19, задатчлк кода 20, цифро-аналоговый преобразователь (ЦАП) 21, устройство выборки-хранения 22, бло вычитания 23, Интерполятор (фиг,З) содержит реверсивный счетчик 24, два логических элемента И 25,26, триггер 27., генератор 28 тактовых импульсов и цифроаналоговый преобразователь (ЦАП) 29.Выходы задания первого экстремума Ц 1 и второго экстремума Ц 2 подключены к суммирующему входу блока 11 вычитания и первому входу сумматс ра 13 соответственно первого 3 и второго 1 каналов коррекцю, Каждый из этих входов в зависимости от формы программы может задавать как лскальный максимум функции, так и локальный минимум (см.фиг.З),Сигнальные входы устройства выборк 1- хранения 10 каналов объединены и подключены к выходу сигнала обратной связл следящего привода 9, Импульсные выходы накопителя 12 каждого канала коррекци;л подключены к входу сброса первого три- гера 14. Выход триггера 14 соединен с входами управления устролства выборки- хранения 10 и позиционным входом накопителя 12, Входы сброса триггеров 15 каналов коррекции подключены соответственно к первому и второму позиционным выходам интерпоаятора 8, а установочные входы триггеров 1,15 каждоо канала коррекции объединены между собой и подключены к разноименным выходам переключателей 5,6, Выход триггера 15 подключен к управляющему входу накопителя 12, Тактовые входы накопителей 12 обоих каналов коррекции объединены мекду собой и подклюцены к тактовому выходу интерполятора 8, Выходы обнуления накопителей 21 обоих каналов коррекции объединены между собой и подключены к выходу переключения ступеней программного задатчика 1,Выходы сумматоров 13 каналов 3,4 коррекции подключены соотьетственно к первому и второму аналоговым входам интерполятора 8. Выходы "Больше" и "Меньше" нуль-органа 16 соединены с первыми входами соответствующих элементов И 17,18, вторые входы которых обьединены между собол и являются тактовым входом накопителя, Третьи входы элементов И 17,18 объединены и образуют позиционный вход накопителя, Выходы элементов И 17,18 соединены соответственно с входами суммирования и вычитания реверсивного счетчика 19, Информационный вход реверсивного счетчика 19 соединен с задатчиком 20 кода.Стробирующлй вход счетчика 19 является входом обнуления накопителя, Выход счетчика 19 соединен с входом ЦАП 21, выход которого соединен с сигнальным входом устройства выборки-хранения 22 и суммирующим входом блока 23 вычитания. Сигнальный выход устройства выборки-хранения 22, являясь аналоговым выходом накопителя, подключен к вычита,ощему входу блока 23 вычитания, Выход блока 23 вычитания соединен со вторым входом нуль-органа 16, Импульсньил выход нуль-органа 16 является импульсным выходом накопителя 12, Вход упоавления устройства выборки- хранения 22 является управляющим входом накопителя,Выход цифроаналогового преобразователя 29 является выходом интерполятора. Первый и второй аналоговые входы ЦАП 29 являются соответственно первым и вторым входами интерполятора 8, Цифровой вход ЦАП 29 соединен с выходом счетчика 24, Суммиру,ощий вход счетчика 24 подключен к выходу первого элемента И 25, один вход которого подключен к прямому выходу триггера 27, а другой - к выходу генератора 28 тактовых импульсов, являющемуся тактовым ьыходом интерполятора 8, Вычитающий вход счетчика 24 подключен к выходу второго элемента И 26, один вход которого подключен к инверсному выходу триггера 27, а другой - к выходу генератора 28 тактовых импульсов, Выходы обнуления и переполнения реверсивного счетчика сое 1692269динены соответственно с входами сброса и установки триггера 27,Зкстрематор 7 в предложенной схеме предназначен для определения момента достижения сигналом обратной связи на выходе следящего привода 9 экстремального значения (макс или мин), При достижении макс возбуждается верхний выход экстрематора, при достижении мин - нижний (см,фиг.1),По импульсному сигналу, возбужденному на этих выходах экстрематора, фактически начинается процесс определения разности между программным сигналом и сигналом обратной связи в экстремальных точках,Программный задатчик 1 необходим для выдачи заданной последовательности ординат точек "сшивания" программы, т.е. тех точек, между которыми интерполятор производит непрерывное воспроизведение кривой по некоторой заложенной в него форме (на фиг.4 между точками 111 и 712 интерполяция производится по линейному закону),Накопитель 12 предназначен для суммирования и запоминания накопленныхщ - 1сумм Ь, где Ь - измеренная разность1=1между )-ым экстремумом программы и соответствующим ему экстремумом обратной связи, После нескольких итераций накопленная разность, прибавленная к значению ординаты соответствующего экстремума, заданного задатчиком 1, компенсирует ошибку отслеживания данного экстремума, На каждой ступени коррекция экстремумов производится заново,Ин 1 ерполятор работает следующим образом.В начальный момент времени реверсивный счетчик 24 обнулен, элемент И 25 открыт сигналом с прямого выхода триггера 27 и тактовые импульсы с генератора 28 поступают на суммирующий вход счетчика 24.На цифровом выходе счетчика 24 последовательно увеличивается код от нулевого до максимального значения, В соответствии с кодовой информацией, поступающей на вход ЦАП 29, на его выходе изменяется величина аналогового сигнала от значений Л 1 до Л 2, заданных на его аналоговых входах, При достижении состояния переполнения счетчика на его выходе появляется сигнал, который переводиг триггер 27 в другое состояние, что обеспечивает реверс работы счетчика, т,к, импульсы генератора 28 через элемент И 26 поступают на вычитающий вход счетчика 24. Следует отметить, что вмомент достижения выходным сигналом одного из предельных значений, заданных на входах ЦАП 29, производится (если это подготовлено программным задатчиком 1) изменение напряжения на другом его аналоговом входе, Такое чередование изменения сигналов на аналоговых входах ЦАП обеспечивает сшивание участков программы без разрывов,Накопитель работает следующим образом.В исходном состоянии возбужден один 510 из позиционных выходов нуль-органа 16. еще не подан внешний сигнал, Следовательно, на суммирующий и вычитающий входы счетчика 19 не поступают импульсные сигналы, информация на выходе счетчика не изменяется. В исходном состоянии 20 счетчик заполнен наполовину, что обеспечивается запись 1 о в него с выхода задатчика 20 постоянного кода по стробу записи, пришедшему с входа обнуления накопителя 12, Сигнал на вход обнуления накопителя 12 поступает в начале генерации программы и перед каждой ступенью внутри программы от программноо задатчика 1, С цифрового выхода, счетчика 19 сигнал поступает на вход ЦАП 21, ЦАП 21 запитан таким образом, что при средней величине циф:-.;вого сигнала на входе обеспечивает йа своем вы 2530 ходе аналоговыи сигнал нулевого потенциала, Сигнал с выхода ЦАП 21 поступает на входустройства выборки-хранения 22 и суммирующий вход блока 23 вычитания, Устройство выборки-хранения 22 находится в состоянии отслеживания входного сигнала(его выход равен его входу), Поэтому на суммирующий вход блока вычитания 23 поступает такой же по уровню сигнал, что и на его вычитающий вход, (В исходном положении 40 эти сигналы равны нулю), Так как сигналы на входах блока 23 равны между собой, сигнал на его выходе равен нулю. Выход устройства выборки-хранения 22 кроме того является выходом накопителя. (В исходном положении сигнал на выходе накопителя равен нулю).При достижении первого экстремума, корректируемого данным каналом коррек 50 ции, на,третьи входы элементов И 17,18 с первого позиционного входа накопителя 12 приходит сигнал, который совместно с сигналом с возбужденного позиционного выхода нуль-органа 16 открывает один из элементов И 17 (18), и обеспечивает поступление тактовых импульсов с тактового входа на суммирующий, либо вычитающий входы счетчика 19, (Какой из позиционных выхо. Элементы И 17,18 закрыты, так как на пози 15 ционный вход накопителя 12 с триггера 14дов нуль-органа 16 возбукден, зависит от того, какой из сигналов на входе в нуль-орган больше), Если сигнал на первом входе нуль-органа больше, чем на его втором входе, то возбужда"тся выход "Больше" нуль- органа, в противном случае возбуждается выход "Меньше" нуль-органа. В зависимости от того, на какой вход счетчика поступэют импульсы, код на выходе счетчика 19, а следовательно, и аналоговый сигнал на выходе ЦАП 21 будут увеличиваться или уменьшаться, Одновременно с сигналом, пришедшим на первый позиционный вход накопителя 12, приходит сигнал и на е 1.о второй позиционный вход. Этот сигнал переводит устройство выборки-хранения 22 в состояние хранения аналоговой информации, Таким образом, на вычитающем входе блока 23 вычитания сохраняется постоянная величина сигнала, а на суммирующем входе блока 23 сигнаг. начнет иэменятьсл, поэтому на выходе блока 23 начнет расти сигнал разности,Этот сигнал поступает на второй входнуль-органа 16, Когда сигналы на первом и втором входах нуль-органа 16 станут равны, нуль-орган 16 выдает на своем выходе сигнал "Равно" о их равенстве, Этот сигнал поступит на импульсный выход накопителя 12 и прекратит процесс накопления на данном шаге итерации, т.е, через внешний триггер 14 снимет сигнал с позиционного входа накопителя 12 и закроет элементы И 17,18.В результате на выходе ЦАП 21 будет новый сигнал, а на выходе устройства выборки- хранения 22 (выходе накопителя) - старый нескорректированный сигнал.Этот аналоговый сигнал не изменится втечение всего полуцикла программы до снятия сигнала с управляющего входа накопителя 12, что произойдет только при достижении экстремума и ротивополохсного значения.Таким образом, накопитель 12, накопив первую разность (Л) между программным значением экстремума и экстремумсм обратной связи, отключается на входе от внешних сигналов и производит изменение корректирующего сигнала только в момент достижения экстремума противоположного значения; Указанная процедура коррекции будет продолжаться на данной циклической ступени программы после каждого экстремума данного типа, пока разность между заданным значением экстремума и экстремумом сигнала обратной связи не станет равной нулю,Система управления многоступенчатыми циклическими программными испытаниями работает следующим образом,5 10 15 20 л 5 30 35 40 45 50 55 Программный задатчик 1 формирует на каждой "и"-й ступени программы задаваемые значения крайних точек (экстремумов) Х,1 и Х,2. Допустим, что на выходе Ц 1 задатчика 1 формируетсл сигнал Х 11, на выходе Ц 2 - сигнал Х 12, при этом Х 12Х 11, В течение первого полуцикла первой ступени программы на входы интерполлтора 8 через сумматоры 13 соответственно каналов коррекции 3,4 поступают сигналы 711 = Х 11, 712 = Х 12, т.к. на выходах накопителей 12 в первом полуцикле сигналы равны нулю, Интерполятор 8 генерирует первый участок ступени, программы и сигнал 7 ф формируемый на его выходе, поступает на вход следящего привода 9. Б процессе отработки этого участка программы сигнал У(1) обратной связи с выхода следящего привода 9 подаетсл на входы экстрематора 7 и устройства выборки-храненил 10. Устройство выборки-хранения 10 до достижения сигналом обратной связи экстремальных значений работает в режиме отслеживанил входного сигнала У(1), При достижении сигналом У(1) максимального значения, равного У 1 экстрематор 7 формирует позиционный сигнал на своем выходе макс, Поскольку Х 12Х 11, компаратор 2 устанавливает переключатели 5,6 в положения, при которых выход макс экстрематора 7 подключается к каналу 4 коррекции, а выход мин к каналу коррекции 3, Позиционный сигнал макс с выхода экстрематора 7 поступает на установочные входы триггеров 14,15, в результате чего устройство выборки-хранения 10 канала коррекции 4 запоминает величину У 1, а накопитель 12 переводится в режим накопления, Одновременно блок вычитания 11 фОРМИРУЕт СИГНаЛ Л 1 идкс = Х 12 - У 1 макс КО- торый накапливается в накопителе в соответствии с уже описанным алгоритмом его работы, По окончании процесса накопления величины Л 1 , накопитель 12 вырабатывает импульсный сигнал, который сбрасывает триггер 14, тем самым отключает свой сигнальный вход, в результате чего в накопителе запоминэетсл величина Л 1, однако на сигнальный выход накопителя 12 она не поступает до появления позиционного сигнала на соответствующем выходе интерполятора 8. После достиженил величины Е(е) = Х 12, интерполятор 8 продолжает генерацию сигнала 2(т) на втором полуцикле. По достижении величины 7(т) = Х 11 интерполятор 8 формирует позиционный сигнал на указанном ранее позиционном выходе, который сбрасывает триггер 15 канала 4 коррекции, в результате чего на выходе накопителя 12 полвллетсл сигнал Л 1а(56) Авторское свидетельство СССР где в - номер цикла ступени, 1 ч. 943758, кл, 6 06 С 7/26, 1979,Итерационный процесс коррекции про Авторское свидетельство СССР изводится до тех пор, пока экстремумы сиг- М 1218403, кл. 6 06 С 7/26, 1984. Формула изобретения следовательно на выходе сумматора 13 этой цепи образуется сигнал, равный Х 12 + +Ь 1 макс. ЭтОт СКОРРЕКтИРОВаННЫй В РЕЗУЛЬ- тате первой итерации сигнал поступает на соответствующий вход интерполятора 8, Та ким образом, коррекция величины максимума программного сигнала осуществляется в момент прохождения программным сигналом минимального значения.При достижении сигналом обратной 10 связи У(с) минимальной величины экстрематор 7 формирует позиционный сигнал мин, который поступает на установочные входы триггеров 14,15 канала 3 коррекции. При этом устройство выборки-хранения 10 этого 15 канала запоминает величину У 1 а накопитель 12 этого канала переводится в режим накопления. В накопителе 12 канала 3 запоми- НаЕтСЯ СИГНаЛ Ь 1 ми= Х 11 - У 1, ПОДОСтИ- жении на выходе интерполятора 8 выходного20 СИГНаЛа, РаВНОГО ВЕЛИЧИНЕ Х 12+ Ь 1 макс, ИНТЕР- полятор 8 формирует на соответствующем позиционном выходе сигнал, который сбрасывает триггер 15 канала 3 коррекции, в результате чего на выходе накопителя 12 ЭТОГО КаНаЛа ПОЯВЛЯЕТСЯ СИГНаЛ Л 1 ми, а следовательно, на выходе сумматора 13 этого канала образуется сигнал, равный Х 11+ 1 мин 30Таким образом, коррекция величины минимума программного сигнала осуществляется в момент прохождения программным сигналом 2(1) своего максимального значения. 35Аналогичная ситуация повторяется в каждом цикле первой ступени, в результате чего на входах интерполятора 8 формируются сигналы конечных (экстремальных) значений участков, равные 40 551, СИСТЕМА ДЛЯ УПРАВЛЕНИЯ МНОГОСТУПЕНЧАТЫМИ ЦИКЛИЧЕСКИМИ ПРОГРАММНЫМИ ИСПЫТАНИЯМИ, содержащая интерполятор и экстрематор, а также программный задатчик, канал корналов обратной связи %макс и %мин не станут равными соответственно Х 12 и Х 11, т,е. ошибки в воспроизведении следящим приводом программного сигнала Амакс и 4 мин не станут равными нулю.После окончания генерации первой ступени нагружения, начинается генерация второй ступени (см,диаграмму). При переходе на вторую ступень программный задатчик 1 формирует новые величины экстремумов Х 21 и Х 22, так как переход от первой ступени ко второй произошел за один переходный полуцикл, то сигнал Х 21 будет сформирован на выходе Ц 1, а сигнал Х 22 на выходе Ц 2 программного задатчика. Так как Х 22Х 21, то компаратор 2 оставит переключатели б в том же положении, что и на первой ступени, э следовательно, работа всего устройства на второй ступени будет аналогична работе устройства на первой ступени, которая описана выше,Переход со второй ступени на третью происходит через точку перегиба, На выходах Ц 1 и Ц 2 программного задатчика 1 информация меняется так, что на выходе Ц 1 формируется сигнал Хз 2, а на Ц 2 сигнал Хз 1. Так как Хз 1Хз 2, то компаратор 2 устанавливает переключатели 5 и б в положения, при которых выход "макс" экстрематора 7 подключается к каналу 3 коррекции, а выход "мин" - к каналу коррекции 4. То есть в этом случае канал коррекции 3 будет корректировать максимальную величину программного сигнала на третьей ступени, а канал коррекции 4 будет корректировать минимальную величину программного сигнала на этой же ступени, Таким образом, производится согласование каналов коррекции 3 и 4 с корректированием экстремумов нужного вида. Работа самих же каналов коррекции в этом случае аналогична ранее описанной,Следует отметить, что при переходе со ступени на ступень программный задатчик 1 вырабатывает на своем импульсном выходе сигнал, который обнуляет накопитель 12 обоих каналов коррекции 3 и 4. рекции первого экстремума и канал коррекции второго экстремума, каждый из которых состоит из блока вычитания, накопителя и сумматора, причем суммирующий вход блока вычитания каждого канала коррекции подключен к соответствующему выходу задания экстремума программного10 15 20 25 30 35 40 45 50 55 задатчика и первому входу сумматора, второй вход которого подключен к аналоговому выходу накопителя, выход сумматора соединен с одноименным входом интерполятора, отличающаяся тем, что, с целью расширения функционагьных возможностей системы путем обеспечения испытаний как с чередующимися. так и повторяющимися знаками изменения скорости нагрузки, в нее введены следящий привод, два переключателя и компаратор, а каждый канал коррекции дополнительно содержит устройство выборки-хранения и два триггера. установочные входы первого и второго триггеров каждой цепи коррекции объединены и соответственно подключены к объединенным разноименным выходам первого и второго переключателей, выход первого триггера в каждом канале подключен к входу управления устройства выборки-хранения и позиционному входу накопителя сигнальные входы устройства выборки-хранения каждого канала коррекции объединены и подключены к выходу сигнала обратной связи следящего привода и к входу экстрематора, выход признака "п 1 ах" и выход прлзнака "ппп" экстрематора соединены с сигнальными входами первого и второго переключателей соответственно, управляющие входы обоих переключателей подключены к выходу компаратора, входы компаратара соединены с выходами задания экстремумов программного задатчика, тактовые входы накопителей обоих каналов коррекции соединены с тактовым выходом интерполятора, импульсный выход накопителя соединен с входом сброса первого триггера, выход второго триггера соединен с управляющим входом накопителя, вход сброса второго триггера каждой цепи коррекции соединен с соответствующим ему позиционным выходом интерполятора, входы обнуления накопителей обеих цепей коррекции соединены с выходом переключения ступеней программы программного задатчика, выход интерполятора подключен к входу следящего привода, выход устройства выборки-хранения каждого канала коррекции соединен с вычитающим входом блока вычитания,2. Система по п,1, отличающаяся тем, что накопитель содержит нуль-орган, два элемента И, реверсивный счетчик, задатчик кода, цифроаналоговый преобразова. тель, устройство выборки-хранения и блок вычитания, первый вход нуль-органа является сигнальным входам накопителя, позиционные выходы "Больше" и "Меньше" нуль-органа соединены с первыми входами соответственна первого и второго элементов И, вторые входы элементов И подключены к тактовому входу накопителя, третьи входы элементов И подключены к позиционному входу накопителя, выход первого элемента И соединен с суммирующим входом реверсивного счетчика, выход второго элемента И подключен к вычитающему входу реверсивного счетчика, информационный вход счетчика соединен с выходом задатчика кода, стробирующий вход счетчика является входом обнуления накопителя, выход счетчика соединен с входом цифроаналогового преобразователя, выход которого подключен к сигнальному входу устройства выборки-хранения и суммирующему входу блока вычитания, выход устройства выборки-хранения соединен с вычитающим входом блока вычитания и аналоговым выходом накопителя, вход управления устройства выборки-хранения является управляющим входом накопителя, выход блока вычитания подключен к второму входу нуль-органа, выход Равно" которого является импульсным выходом накопителя,3, Система по п,1, отличающаяся тем, что интерполятар содержит реверсивный счетчик, два элемента И, триггер, генератор тактовых импульсов и цифроаналоговый преобразователь, выход которого является выхацом интерполятора, а первый и второй аналоговые входы являются первым и вторым входами интерпалятора, цифровой вход цифроаналогового преобразователя соединен с цифровым выходам реверсивного счетчика, подключенного выходами обнуления и перепалненля соответственна к сбрасовому и установочному входам тригера, соединенного прямым выходом с первым входом первого элемента И и с первым пози ионным выходом интерполятора, инверсный выход триггера подключен к первому входу второго элемента И и является вторым позиционным выходом интерполятора, выход первого элемента И подключен к суммирующему входу счетчика. а второго элемента И к вычитающему входу счетчика, вторые входы первого и второго элементов И объединены и подключены к выходу генератора тактовых импульсов и к тактовому выходу инте рполятора, 16922691692269 рректор Л,филь Колоскоаа ред М.Моргентал ак 113035, Москва, )КРаущская наб Производственно издательский комбинат "Патент", г, Ужгоро