Устройство для ввода-вывода дискретных сигналов микроэвм

союз соВетскихСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1306 19) ъЖ. 5 006 Р 13/О ИСАНИЕ ИЗОБРЕТЕНИ СВИДЕТЕЛЬСТВ ВТ РС ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРМ 881722, кл. 6 06 Р.13/00, 1981.Авторское свидетельство СССР1 ч. 1314345, кл, 6 06 Е 13/00, 1986.(57) Изобретение относится к вычислительной технике и может быть использовано для Изобретение относится к вычислительной технике и может быть использовано для обработки дискретной информации при передаче ее по магистрали микроЭВМЦелью изобретения является повышение быстродействия устройства.На фиг.1 изображена функциональная схема устройства для ввода/вывода дискретных сигналов; на фиг.2 изображена временная диаграмма работы устройства.Устройство для ввода/вывода дискретной информации содержит дешифратор 1 адреса, шинный формирователь 2, регистр 3, два элемента И 4,5, матрицу х,п программируемых конъюнкторов 6.1 - 6.4, где и - разрядность шины данных; - максимально возможное количество конъюнкций, входящих в булевые функции, которые записывают законы преобразования передаваемой информации (вводимой или выводимой), группу элементов ИЛИ 7.1-7.п, блок 8 памяти, элемент ИЛИ 9, мультиплексор 10, второй и третий шинные формирователи 11,12, второй и третий элементы ИЛИ 13,14, четыре группы элементов И 15.1 - 15 А, где К - максимальное количество блоков памяти,логической обработки информации при передаче ее по магистрали микроЭВМ. Целью изобретения является повышение быстродействия устройства, Устройство содержит дешифратор, первый шиннный формирователь, регистр, два элемента И, матрицу программируемых конъюнкторов, группу элементов ИЛИ, блок памяти, первый элемент ИЛИ, мультиплексор, второй и третий шинные формирователи, второй и третий элементы ИЛИ, четыре группы элементов И, триггер. 2 ил. преобразуемых при чтении, 16,1 - 16.г, где г - максимальное количество устройств ввода данных. 17.1 - 17.9, где д - максимальное количество блоков памяти для записи преобразованных данных, 18.1 - 18.й, где 6 - максимальное количество устройств вывода данных, триггер 19; шину 20 данных, подключаемую к центральному процессору микроЭВМ, шину 21 данных, подключенную к блокам памяти и устройствам ввода-вывода, шину 22 адреса, шину 23 управления, группу М входов 24.1-24.1 чтения, подключаемых к входам выборки соответствующих внешних блоков памяти, преобразуемых при чтении, группу входов 25,1 - 25.г ввода, подключаемых к входам выборки соответствующих внешних устройств ввода информации, группу входов 26.1-26.9 записи, подключаемых к входам выборки внешних блоков памяти для записи преобразованной информации, группу входов 27,1-27.п входов, подключаемых к входам выборки соответствующих внешних устройств вывода информации.Каждый преобразуемый конъюнкторсодержит группу и элементов И с тремя состо 1681306яниями на выходе 28.1 - 28.и, группу и элементов И-НЕ с тремя состояниями на выходе 29,1-29.и, где и - разрядность шины данных (20,21), и элемент И 30 программируемого коньюн ктора. 5Шинный формирователь 2 может быть реализован на стандартных интегральных микросхемах 58 САП 16.Управление входами Е 2, ЕЗформирователя 2 может быть реализовано нэ элементах 10 И, И - НЕ, реализующих булевую функцию 1 = Е 2 Е 3.1 ЕТ и описываемой следующей таблицей истинности; Е 3.1 0 0 1 1 0 0 1 1 Е 2 0 0 0 0 1 1 1 1 Е 3.2 0 1 О 1 0 1 0 11511.111 20000 Такое управление шинным формирователем 2 необходимо для обеспечения возможности обмена информацией безобработки в магистрали даже после того,как установлен триггер 19 - в этом случае. шинные формирователи 11,12 отключены. 30Регистр 3 предназначен для записи,хранения и выдачи кодов настроек, принимаемых с шины 20 данных по синхросигналу, Формируемому элементам И 5. 35Первая группа выходов регистра 3 адресует первую группу адресных входов блока8 памяти для задания варианта обработкиинформации, Вторая группа выходов регистра 3 управляет первой группой элементов 40И 15.1-15,К для задания блоков памяти данных, при чтении из которых необходима обработка информации,Третья. группа выходов регистра 3 управляет второй группой элементов И 16.1- 4516,гдля задания устройств ввода, при вводеданных из которых необходима обработкаинформации.Четвертая группа выходов регистра 3управляет третьей группой элементов И 5017,1-17.9 для задания блоков данных, призаписи в которые необходима обработка информации., Пятая группа выходов регистра 3 управляет четвертой группой элементов И 18.1- 5518.Ь для задания устройств вывода, привыдаче данных в которые необходима обработка информации,Матрицах и программируемых конь.юнкторов 6 предназначена для вычислениязначений булевых функций от сигнала, установленного на выходе мультиплексора 10, всоответствии с настройкой, определяемойвыходами блока 8 памяти,Каждый программируемый конъюнктор6.1-6.л имеет и информационных входов (и- разрядность шины 20 данных) 2 и входовуправления, вход выборки кристалла и выход.Группа элементов ИЛИ 7.1-7 и предназначена для вычисления значения функций по значению выходов коньюнкторовсоответствующей строки матрицы 6.Блок 8 памяти предназначен для настройки матрицых и программируемыхконъюнкторов 6,Каждая группа выходов блока 8 памятинастраивает коньюнкторы соответствующей строки матрицы 6, причем для каждогоконъюнктора выделена 2 и разрядов управления и один разряд для выборки кристалла,при равенстве которого нулю на выходе соответствующего программируемого коньюнктара устанавливается логический "0".Вход выборки кристалла блока 8 памяти- инверсный и постоянно активирован путем подключения к отрицательной шине источника питания, Первая группа адресныхвходов А 1 выбирает заданный вариант обработки информации, а адресные входыгрупп А 2,АЗ,А 4,А 5 определяют необходимые коды настройки внутри данного варианта при обращении внешней микроЭВМ кзаданным устройствам и блокам памяти, т.е,в принципе для каждого устройства или блока памяти предусмотрена своя настройкаматрицы п рог раммируемых конъюнкторов.Блок 8 памяти может быть реализован,например, на стандартных интегральныхмикросхемах 556 РТ 5, Для случая одноговхода 24,1, 25.1, 26.1, 27,1 и одноразряднойпервой группы входов таблица адресов блока 8 памяти может быть представлена в следующем виде.В остальных ячейках может быть любаяинформация.Устройство для ввода-вывода информации работает следующим образом.Режим передачи данных без обработкимагистрали.В этом режиме триггер 19 обнулен начальным сбросом по соответствующей линии 23,3 шины 23 управления. Шинныйформирователь 2 обеспечивает двунаправленную передачу с шины 20 на шину 21 инаоборот, руководствуясь значениями сигнала на линии 23.4 шины управления, который определяет направление передачи иактивирует первый вход разрешения, Инверсный выход триггера 19 обеспечивает5 10 15 20 25 30 35 40 45 50 55 активирование второго входа разрешенияшинного формирователя 2,Данные передаются из микропроцессора по шине 20 на шину 21 и наоборот всопровождении сигналов адреса по шине 22и управления по шине 23, либо в устройствавывода или оперативную память, либо изустройства ввода или памяти. Причем изпамяти могут считываться как команды, таки данные. Выходы шинных формирователей11,12 находятся в высокоимпедансном состоянии и не влияют на передачу данных пошинам 21,20,Режим настройки для передачи данныхпо магистрали с обоаботкой.В этом режиме микропроцессор обращается к устройству как порту с фиксированным номером, выдавая по шине 20 егослово настройки (см. фиг.1,2); Это слово сопровождает адрес, установленный на шине22, и управляющий сигнал вывода по линии23.1 . Адрес дешифрируется дешифратором1, выход которого активируется (активируется и выход элемента ИЛИ 9, возбуждающийвход разрешения дешифратора 1). По фронту импульса, формируемого элементом И 5,в регистр 3 записывается слово настройки сшины 20.Первая группа выходов 01 регистра 3обеспечивает требуемую адресацию блока8 памяти, вторая - пятая группы выходов регистра 3 обеспечивают выдачу сигналов, управляющих четырьмя соответствующимигруппами элементов И 15.1-15,К, 16.1 - 16.г,17,1-17.д, 18.1 - 18. и,Информация с и групп выходов блока 8памяти обеспечивает настройку программируемых конъюнкторов 6.1 - 6 Л матрицыхх и программируемых конъюнкторов: каждая группа из и групп настраивает однустроку матрицы. Настройка групп и элементов И с тремя состояниями на выходе 28.1 -28 и и групп и элементов И - НЕ с тремясостояниями на выходе 29.1. - 29,п аналогична настройке соответствующих элементовпрототипа: нечетные разряды выходовгрупп выходов блока 8 памяти подключенык входам управления соответствующих элементов И с тремя состояниями на выходегруппы 28.1-28.п, четные разряды выходовгрупп выходов блока 8 памяти подключенык входам управления соответствующих элементов И - НЕ с тремя состояниями на выходе 29.1 - 29.п групп. Информационные входыкаждой пары элементов групп 28.1-28.п,29.1-29,п в каждом из конъюнкторов 6.16.1 п объединены и подключены к соответствующим из и выходов мультиплексора 10 (вкаждом из программируемых конъюнкторов6.1 - 6.1), выходы таких пар также объединены и подключены к соответствующим входам элемента И 30 программируемого коньюнктора (в каждом из программируемых конъюнкторов 6.1-6,1). Поэтому в каждом из программируемых конъюнкторов 6.1 - 6.1 вычисляется заданная настройка конъюнкции от входного сигнала, поступающего с выходов мультиплексора 10, аналогино прототипу.Далее устанавливается триггер 19. При этом микропроцессор обращается к устройству как к порту с фиксированным номером. При этом активируется линия 23.2 шины 23 управления (на шине адреса устанавливается предварительно адрес устройства). Поэтому на выходе элемента И 4 форрмируется импульс, по заднему фронту которого устанавливается триггер 19. Причем в этом случае информация, выставляемая на шине 20 (21), не имеет значения, а имеет значениесам факт обращения к устройству (в режиме ввода) и возбуждение выхода дешифратора 1.Инверсный выход триггера 19 блокирует выходы/входы шинного формирвоателя2, которые переводятся в высокоимпедансное состояние и не влияют на информацию, передаваемую по шинам 20,21. Одновременно прямой выход триггера 19 активирует первые вх 6 ды разрешения шинных формирователей 11,12, подготавливая их к работе. Для прекращения режима необходимо обнулить триггер 19. Внутри режима возможен обмен информацией беэ обработки в матрице 6, т.е. при обоащении к устройствам ввода/вывода или блокам памяти, которые не приводят к возбуждению выходов элементов ИЛИ 13,14. В этом случае обмен происходит через шинный формирователь 2, а шинные формирователя 11,12 отключены. Именно поэтому входы Е 2, Е 3,1, Е 3,2 формируют выборку формирователя 2 по функции ЕЪЕ 3.1 Е 3,2.Таким образом, настройка заключается: в задании кода варианта обработки (требуемой системы булевых функций) -1-я группа 01 выходов регистра 3; в задании кода блоков памяти для чтения данных, которые обрабатываются в устройстве(соответствующий разряд второй группы выходов 02 регистра 3 равен единице, если необходима обработка данных из блоков памяти, соответствующих входам групп входов 24.1 - 24.К чтения) в задании кода устройства ввода данных - третья группа выходов 03 регистра 3 в соответствии с группой входов 25,2-25 г аналогично вышеописанно- му; в задании кода блоков памяти для запй- си данных - четвертая группа выходов 04 регистра 3 в соответствии с группой входов10 реса 22 и управления 23. В блоках памяти и 15устройствах ввода/вывода происходит дешифрация адресов и сигналов управления 26,1-26.д; в задании кода устройства вывода данных - пятая группа выходов 5 регистра 3 в соответствии с группой входов 27,1-27.д; в установке триггера 19, разрешающего режимы передачи по магистрали с обработкой.Режим передачи данных по магистрали с обработкой в магистрали: данных, вводимых из устройств ввода, данных, считываемых из блоков памяти данных. данных, выводимых в устройства вывода, данных, записываемых в блоки памяти данных.При этом внешний микропроцессор обращается к этим устройствам по шинам адтехническими средствами этих устройств и не указанными на фиг.1. При чтении блока памяти, вход выборки кристалла которого входит в группу входов 24 1-24.К возбуждается соответствующий извходов этой группы и если это вход определен кодом на выходе 02 регистра 3, то возбуждается выход соответствующего из элементов группы элементов И 15.1-15.КАналогично при вводе информации возбуждается один из входов группы входов 25.1 - 25,г и выход соответствующего эле. мента И группы элементов И 16,1-16.г.Аналогично при записи информации в какой-то блок памяти возбуждается один из входов группы входов 26.1-26.д и выход соответствующего элемента И группы 17.1- 17.д,Аналогично при выводе информации возбуждается один из входов группы входов 27.1-27,г и выход соответствующего элемента И группы 18,1-18.и;Выходы элемента И групп 15.1-15.К 16.1-16,г, 171-17.д, 18.1-18.Ь воздействуют на адресные входы А 2,АЗ,А 4,А 5 блока 8 памяти, обеспечивая считывание требуемых кодов настроек программируемых конъюнкторов матрицы х и 6(вход выборки кристалла блока 8 памяти постоянно активирован). Настройка каждого из и рограммируемых конъюнкторов 6.1-6,и аналогична прототипу и описана выше. В целом настроенная матрица 1 х и программируемых коньюнкторов 6 реализует некоторую требуемую систему булевых, функций, т.е. матричное преобразование над информацией, передаваемый по магистралям с 20 - на 21 и наоборот.При обработке информации, считываемой из блоков памяти данных, либо при вводе информации из устройств ввода возбуждаются выходы элемента И групп 15.115.К 16.1-16,г, поэтому активируется выход 20 25 30 35 4050 элемента ИЛИ 13,.который активирует адресный вход с весом 1 мультиплексора 10 и второй вход разрешения шинного формирователя 12. В связи с этим выходы группы элементов ИЛИ 7,1 - 7.п подключаются через шинный формирователь 12. Таким образом, данные от устройств ввода или блоков памяти данных поступают в этом случае пошине 21 по первой группе входов мультиплексора 10, на его выходы, на информационные входы программируемыхконъюнкторов 6.1-6.Ь, с выходов программируемых коньюнкторов через элементыИЛИ группы 7 1 - 7.и на входы шинного формирователя 12, а с его выходов по шине 20 - во внешний микропроцессор. Следовательно, считываемые или вводимые данные по.тупают в микропроцессор по шине 20 с обработкой в предлагаемом устройстве,При выдаче данных для записи во внешние блоки оперативной памяти, либо в устройства вывода данных возбуждаются выходы элементов И групп 17,1-17,д, 18.1- 18 и, поэтому активируется выход элемента ИЛИ 14, возбуждающий адресный вход свесом 2 мультиплексора 10 и второй входразрешения шинного формирователя 12.Таким образом, данные от микропроцессора поступают по шине 20 по второй группе входов мультиплексора 10 на его выходы, на информационные входы программируемых конъюнкторов 6,1-6.1 п, с их выходов через элемент ИЛИ групп 7.1 - 7,п на входы шинного формирователя 11, а с его выходов - на шину 21 и по ней к блокам памяти для записи или с устройства вывода. Следовательно, выдаваемая микропроцессором информация по шине 20 предварительно обрабатывается в устройстве и затем по шине 21 поступает в блоки памяти или устройства вывода.При подключении одного из шинных, формирователей 11,12 другой формирователь отключен и его выходы находятся в высокоимпендансном состоянии и не влияют на передачу данных по шинам. В этомрежиме шинный формирователь 2 отключен и его выходы 1 входы и входы/выходы находятся в высокоимпендансном состоянии.Логическая обработка информации в программируемых конъюнкторах 6,1-6.и аналогична прототипу. Каждый конъюнктор реализует член ДНФ от разрядов передаваемой информации, поступающей с выходов мультиплексора 10. На элементах ИЛИ группы 7.1-7,п реализуется дизъюнкция этих конъюнкторов для формирования заданной функции. Для отключения лишних конъюнкторов предусмотрен вход выборки кристалла, на который воздействует один из5 10 15 20 30 35 40 45 50 55 разрядов соответствующих выходов группы входов блока 8 памяти, Этот разряд может блокировать элементы И 30 программируемых конъюнкторов 6,1 - 6 и. Обработка информации в матрице 1 х и программируемых конъюнкторов 6 подразумевает и передачу отдельных разрядов без обработки. Для этого блокируются все программируемые коньюнкторы кроме одного в строке матрицыв 1 х и 6, соответствующей требуемому разряду, а этот один конъюнктор настраивается на реализацию функции Хвых = Хвх, где Хвых - выходной разряд; Хвх - входной разряд.Таким же образом может быть реализована инверсия передаваемых разрядов, когда конъюнктор настраивается на реализацию функции Хвых = Хвх.На фиг,2 представлены случаи ввода информации с обработкой при возбуждении входа 25,1. Этот вход возбуждается и в обычном режиме работы, т.е. микропроцес.сор обменивается информацией без обработки в магистрали посредством предлагаемого устройства. Но так как триггер 19 не установлен, то это не приведет к подключению шинного формирователя 12. После установки триггера 19 возбуждение входов 25.1 приводит к обработке информации от устройства ввода, передаваемой по шине 21 в соответствие с заданной системой булевых функций Явых = 1 Двх), причем Хвых с выходов шинного формирователя 12 поступает на шину 20.На фиг.2 представлен также случай перенастройки блока 8 памяти путем вывода другого слова настройки по шине 20 в регистр 3 (триггер 19 остается в установленном положении), затем организуется вывод информации для записи с обработкой, При этом активируется вход 26.1 и данные из микропроцессора (ОМП на фиг,2), обработанные в матрице программируемых коньюнкторов 6, через шинный формирователь 11 поступают на шину 21 и в блок памяти для записи (к ОЗУ на фиг.2).Таким образом, устройство позволяет производить обработку информации, передаваемой по шинам 20,21, как при чтении данных из блоков памяти данных, при вводе информации из устройств ввода, так и при записи данных в блоки памяти даннцх (оперативной памяти), при выводе информации в устройства вывода. Это позволяет расширить область применения на задачи обработки информации при передаче ее в магистрали в разных направлениях и не только из устройств ввода, но и в устройства вывода, из блоков памяти и в блоки памяти. При этом повышается быстродействие вычисления булевых функций за счет параллельных вычислений в матрице 6. Повышается и производительность внешнего микропроцессора, который избавляется от операций обработки получаемой и выдаваемой информации за счет однократной настройки устройства.Устройство может быть использовано и для криптографической защиты информации - программ и данных, хранящихся в блоках памяти, причем шифровка и расшифровка производятся в матрице программируемых конъюнкторое 6 и различны для различных блоков памяти (определяется группами адресных входов А 2 - А 5).Формула изобретенияУстройство для ввода-вывода дискретных сигналов микроЭВМ. содержащее дешифратор адреса, регистр, первый шинный формирователь, два элемента И и элементИЛИ, первая группа информационных входое-выходов первого шинного формирователя подключена к шинеданных процессора микроЭВМ, а информационные входы дешифратора адреса - к шине адреса микроЭВМ, выход дешифратора адреса соединенс первыми входами первого и второго элементов И, второй вход второго элемента И соединен с первым входом первого элемента ИЛИ и подключен к линии "Вывод" шины управления микроЭВМ, второй вход первого элемента ИЛИ подключен к линии "Ввод" шины управления микроЭВМ, выход второго элемента И подключен к синхроеходу регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены матрица программируемых коньюнкторов, группа элементов ИЛИ, блок памяти, мультиплексор, элементы И первой, второй, третий и четвертой групп, второй и третий элементы ИЛИ, триггер и второй и третий шинные формирователи, информационные входы которых соединены с выходами элементов ИЛИ группы, входы элементов ИЛИ группы соединены с выходами программируемых коньюнкторов соответствующей строки матрицы, управляющие входы которых соединены с соответствующими выходами блока памяти, а их информационные входы подключены к выходам мультиплексора. первые информационные входы мультиплексора соединены с информационными выходами второго и второй группой информационных входов- выходов первого шинных формирователей и подключены к шине данных памяти и внешних устройств микроЭВМ, а вторые - с информационными выходами третьего и первыми информационными входами - выходами первого шинных формирователей и с информационными входами регистра, од1681306 12 А 2 А 1 АЗ А 4 анные 0 0 0 0 О на группа выходов которого подключена к адресным входам группы блока памяти, а другие - к первым входам элементов И первой, второй, третьей и четвертой групп, вторые входы которых являются управляющими, входами устройства, а их выходы подключены к адресным входам блока памяти, входы второго элемента ИЛИ подключены к выходам элементов И первой и второй групп, а выход соединен с первым адресным входом мультиплексора, третьим управляющим входом первого и вторым управляющим входом третьего шинных формирователей, входы третьего элемента ИЛИ подключены к выходам элементов И третьей и четвертой групп, а выход соединен с вторым адресным входом мультиплексора, четвертым управляющим входом первого и вторым входом второго шинных формирователей, первые управляющие вхо ды второго и третьего шинных формирователй подключены к первому выходу триггера, второй выход которого подключен к второму управляющему входу первого шинного формирователя, синхровход- к вы ходу первого элемента И, а вход сброса - ксоответствующей линии шины управления микроЗВМ, второй вход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход которого подключен к 15 входу разрешения дешифратора. Любая информация Информация для обработки вывода 1 вариант Информация для обработки записи 1 вариант Информация для обработки ввода 1 вариант Информация для обработки чтения 1 вариант Информация для обработки вывода 2 вариант Информация для обработки записи 2 вариант Информация,для обработки ввода 2 вариант Информация для обработки чтения 2 вариайт/ Произво нно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина Заказ 3312 Тираж 376 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5