Многоканальное устройство для регистрации сигналов

(51) 5 ОПИСАНИЕ ИЗОБРЕТЕНИ зова чены ОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ ГННТ СССР Н АВТОРСКОМУ СВИДЕТЕПЬСТ(71) Институт электродинамиАН УССР и Производственное дние "Краснодарский ЗИП"(56) Авторское свидетельство СССРР 1312391, кл, С 01 В 9/02, 1987.Авторское свидетельство СССРР 1323856, кл, С 01 Э 9/00, 1987.(54) ИНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯРЕГИСТРАЦИИ СИГНАЛОВ(57) Изобретение относится к приборостроению и может быть использовано Изобретение относится к приборостроению и может быть использовано для регистрации быстропротекающих (например, переходных) процессов с преобразованием масштаба времени при помощи многоканальных самопишущих приборов,Целью изобретения является повышение точности и расширение частотного диапазона устройства.На фиг, 1 приведена структурная схема предлагаемого устройства для регистрации сигналов; на фиг; 2- один из вариантов реализации блока синхронизации; на Фиг. 3 и 4 - временные диаграммы, поясняющие работу устройства регистрации; на фиг. 5 и 6 - то же, поясняющие работу блока синхронизации. для регистрации быстропротекающих (например, переходных) процессов с преобразованием масштаба времени при помощи многоканальных самопишущих приборов, Цель изобретения - повьпде ние точности и расширение частотного диапазона устройства. В устройство, содержащее последовательно соединенные входной преобразователь и первое запоминающее устройство, а также выходной преобразователь, дополнительно введены второе запоминающее устройство, первый и второй мультиплексоры, блок синхронизации, а также последовательно соединею 1 е арифметико-логическое устройство и регистр. 6 ил. 11 ногоканальное устройство для регистрации сигналов содержит входной преобразователь (ВхП) 1, запоминающие устройства (ЗУ) 2 и 3, мультиплексоры (Ип) 4 и 5, арифметикологическое устройство (АЛУ) 6, регистр 7, выходной преобразователь (Вых.П) 8, регистрирующее устройство (РУ) 9, блок 10 управления (ВУ) иблок 11 синхронизации (ВС),В качестве входного преобразователя использованы последовательно соединенные коммутатор 12, на входы которого поступают входные сигналы преобразователя 1 и АЦП 13, выход которого является информационным выходо преобразователя 1.Информационный вход преобра теля 8, выходы которого подклюк входам многоканального РУ 9, соединен с выходом регистра 7, информационным входом ЗУ 3 и первым входом АНУ 6 (фиг,1). Второй вход АЛУ б подключен к выходу мультиплексора 4, а выход соединен с входом регистра 7.Первый вход мультиплексора 4 соединен с выходом ЗУ 4, а д-е разряды второго - шестбго входов первого мульти плексора 4 соединены соответственно с выходами х, х+1, +3, х+ш+1, 1+2 ш разрядов второго ЗУ 3 (х=1,23 ЪЧш=1 о 8 Л, где И=2 - число циклов сум,мирования). Информационный вход ЗУ 2 15 ,соединен с выходом преобразователя 1. : Вика адреса (ША) связывает выход адреса БУ 10 с адресными входами коммутатора 12, ЗУ 2 и первым входом муль типлексора 5, причем адресные входы 20 мультиплексора 12 и мультиплексора 5 соединены только с несколькими младшиии разрядами 11 А. Первый (С. ) и второй (С 2) выходы управления БУ 10 подключены соответственно к входам за пуска АЦП 13 и синхронизации занесения информации в ЗУ 2, а третий (С ) к входу, управления БС 11. Выходы БС 13, С, С,С 6,Су связаны соответственно с входами синхронизации эане сения информации в ЗУ 3, управления мультиплексором 5, синхронизации за писи в регистр 7 и входом управления преобразователя 8. Первый выход адреса БС 11 соединен с младшими разряда ми ЗУ 3, второй подключен к адресным входак преобразователя 8 и к второму входу мультиплексора 5, а третий связан с адресными входами мультиплексора 4. Выход управления БС 11 нодключен к управляющим входам АЛУ 6. Выход мультиплексора 5 подключен к старшим разрядам адреса ЗУ 3.Блок 10 управления содержит таймер 14, блок 15 синхронизации, счет чик 16 адреса, триггеры 17 и 18 иэлемент И 19. Выходы Т 1, Т таймера 14 соединены с входами запуска БС 15. Выходы БС 15 подключены: +1 Сч к счетному входу счетчика 16; С 1,С и Сэк входам управления АЦП 13; ЗУ 2,БС 11 подключены соответственно, какзто описано выше. Выход переполнениясчетчика 16 соединен с входом установки в "0" триггеров 17 и 18, прямые 55выходы которых подключены к входамуправления БС 15, а их инверсные выходы через элемент И 19 связаны свходом установки в "0" счетчика 16,входы установки в "1" триггеров 17 и 18 соответственно. "Ввод" и "Вывод" являются входами управления режимами работы устройства.Выходной преобразователь 8 содержит п цифроаналоговых преобразователей (ЦАП) 20 - 120-п, где п - число каналов и дешифратор 21. Адресный вход преобразователя 8 является входом дешифратора 21, выходы которого подключены к входам синхронизации занесения информации в ЦАП 20-1. . .20-п, Входу управления преобразователя 8 соответствует выход С 7 БС 11 с выходом стробирования дешифратора 21, Информационные входы ЦАП 20-1, ,20-п, объединенные между собой, подключены к выходу регистра 7, а выходы ЦАП 20-120-п являются выходами преобразователя 8.Один из возможных вариантов реализации блока 11 синхрониэаЦии, когда общее число каналов и=8, приведен на Фиг. 2. БС 11 содержит генератор 22 импульсов, счетчик 23, логическую схему 24, а также элементы И 25 - 27.Выход генератора 22 соединен со счетным входом счетчика 23 и первыми входами элементов И 25 - 27, К входам А,В,С,Е схемы 24 подключены соответственно выходы первого, второго, третьего, четвертого и седьмого разрядов счетчика 23, вход записи которого является входом управления БС 11 и соединен с выходом С БС 15, Инверсный выход переполнения счетчика 23 соединен с входом разрешения счета этого счетчика, а на его входах установки постоянно установлен код Х (00110000), Выходы четвертого, пятого и шестого разрядов счетчика 23 являются вторым выходом адреса БС 11 и подключены к адресному входу преобра" зователя 8 и второму входу мультиплексора 5, вход управления которого соединен с выходом седьмого разряда счетчика 23 (С), Первый Р , второй С и третий Н выходы схемы 24 соответственно подключены к вторым входам элементов 25 - 27, выходы которых С, Си С 6 подключены к входам синхрони,зации записи ЗУ 3, входу управления преобразователя 8 и входу синхронизации записи регистра 7. Четвертая(1), пятая (К) и шестая и ) группы выходов схемы 24 соединены соответственно с младшими разрядами адреса ЗУ 3 (первый выход адреса БС 11),1543232 40 55 адресными входами мультиплексора 4 (третий выход адреса БС 11) и управляющим входом АЛУ 6 (выход управления БС 11).В работе устройство можно выделить два режима: вгда и вывода информации.В исходном состоянии, когда триггеры 17 и 18 находятся в состоянии "0",элемент 19 открыт и счетчик 1 Ь уста новлен в состояние "0".В режиме ввода информации в ЗУ 2 заносятся коды выбора мгновенныхзначений сигналов 1111,.Импульсом на входе Ввод триггер 15 17 устанавливается в "1". В этом случае БС 15 запускается только импульсами Т таймера 14 с периодом следования Ь с/и, где 6 1 - шаг дискретизации входных сигналов,. После каждого 20 импульса Т БС 15 вырабатывает сигналы ССи, + 1 Сч, поступающие на входы запуска АЦП 13, синхронизации занесения информации в ЗУ 2 и на счетньп вход счетчика 16 (см. временную диа грамму на фиг. 3)Выходной код счетчика 16 по ША поступает на адресные входы ЗУ 2 и коммутатора 12, Взаимодействие блоков устройства в режиме ввода при исполь зовании преобразователя 1, реализованного посредством коммутатора 12 и АЦП 13, следующее. При помощи коммутатора 12 на вход АЦП 13 подается один из входных сигналов 11(К= =1п). Номер входа устройства, подключаемого к АЦП 3, определяется кодом младших разрядов счетчика 1 Ь (например, при п=8 коммутатор 12 подключен только к трем самым младшим разрядам счетчика 16). После запуска сигналом С, АЦП 13 входной сигнал 11 . преобразуется в код х, где 1 - номер выборки сигнала в 1-м канале. По окончании преобразования сигнала 11, в код через время 1 н, определяемое быстродействием АЦП 13, код х заносится в соответствующую ячейку ЗУ 2 в момент поступления на его вход синхронизации сигнала С , Затем сигнал +10 ч поступает на счетный вход счетчика 16 и он увеличивает свое состояние на единицу, а на вход Щ 1 13 через коммутатор 12 поступает следующий сигна 11, и, д. Описанная последовательность продолжается .до наступления переполнения счетчика 16, В этом случае сигнал на выходе переполнения счетчика16 сбрасывает триггер 17 в "0" иустройство переходйт в исходное состояние. В результате в ЗУ 2 будутзанесены коды выборок мгновенных значений входных сигналов в следующемпорядке:х В хн,9 хло, , хпоу 11 1охх, ,х, хххрргдгдевеличина К зависит от емкости ЗУ 2,равной пК, Младшая часть адресаячейки, в которой хранится код х,определяет номер канала К, а старшая -номер выборки З.В режиме вывода информации кодывыборок мгновенных значений сигналов11 , 11 из ЗУ 2 последовательнопоступают на первый вход мультиплексора 4 и после преобразования в блоках 3-7 при помощи выходного преобразователя 8 выводится в виде непрерывных функций, регистрируемых устройством 9.Импульсом на входе Вывод" триггер18 устанавливается в "1". В этом случае БС 15 запускается только импульсами т таймера 14, период следования которых равенТ/и, где 6 Т -шаг дискретизации выходных сигналовОбычно КТ ) ЬС. После каждого импульса Т БС 15 вырабатывает сигналыС и через время Тп, необходимое длявыполнения операций в блоках 3-7,20, +1 Сч (фиг, 4), Сигнал С поступает на вход управления БС 11. Код смладших разрядов адреса счетчика 16поступает на первый вход мультиплексора 5,Из ЗУ 2 последовательно выводятся коды выборок х,0х 0,хаасх, , , х , которые поступаютОкна первый вход мультиплексора 4 ипосле преобразования в блоках 3-7поступают на вход выходного преобра-зователя 8, Распределение преобразованных выборок по каналам осуществляется при помощи выходных сигналовдешифратора 21. После преобразованияс помощью ЦАП 20 - к выборки хвнапряжение восстановленный сигналканала передается на РУ 9,Для расширения частотного диапазона интерполируемых сигналов необходимо выборку у, формировать в виде 1 5, 1 у =х +- х -- х 8 Р 4 1 8где х, х, х , - следующие друг заф 1 ф+другом выборки интерполируемогосигнала.Для получения величины у; в соответствии с формулой (1) могут быть использованы рекуррентные соотноше- ния 10(7) (8) (9) (10) Бок+ Бккэ Б.к Бак Бак+ 84 к 8 к+ ЯФк ф1К 5 К 5 К. ФК 40Величина 8 к код интерполирован ной выборки, поступающей на вход преобразователя 8, Бк в ; Бк,- вспомогательные величины. Значения Бок - Бзк вычисляются при поступлении из ЗУ 2 45 выборки х к, для выбранного Е-го канала, а затем для всех иканалов вычисляются величины Б, Бк в общей сложностиЮ раз.Синхронизация работы блоков 3-7 осуществляется выходными сигналами БС 11. На структурной схеме БС 11 (фиг, 2), цифры в скобках над соответ-. ствующими выходами БС 11 обозначают номер блока, управляемого по данной шине. Запуск БС 11 .осуществляется импульсом С, поступающим с БС 15, по которому в счетчик 23 записывается код, установленный на входе 50 ФУчитывая, что выборка х , поступающая на вход мультиплексора 4, преобразуется согласно Формулам (2)-(5), 20 а затем интерполируется в соответствии с алгоритмом (1-3) введем обозначения Яо= у Б= г у= у ф Яг= Усе В= хэ, Б= г 8= г и запишем об 25 щий алгоритм преббразования в блоках 3-7 для выборки к-го канала данных. С этого момента счетчик 23 начинает счет выходных импульсов генератора 22, который продолжается до тех пор, пока сигнал на выходе П переполнения не запретит счет. Выходной код счетчика 23 преобразуется при помощи логической схемы 24 в сигналы управления. Сигналы на первых трех выходах (Р, С, Н) схемы 24 разрешают прохождение выходных импульсов генератора 22 через элементы И 25-27,Седьмой разряд выхода счетчика 23 подключен к входу управления мультиплексором 5, а также к входу Е схемы 24, сигнал на его выходе определяет в режиме вычисления каких величин находится БС 11. Если этот сигнал ра" вен логическому "О", то вычисляются значения Б-Бэ для канала, номер которого определяется кодом на младших разрядах счетчика адреса, если "1", то производится вычисление Б, Бдля всех каналов. Так как д-е разряды второго-шестого входов мультиплексора 4 подключены соответственно к выходам 1,+ 1,+ 3, х + ш + 1,+ 2 ш разрядов ЗУ 3, то прохождение кода через эти входы мультиплексора 4 соответствует его умножению на константы 1, 1/2, 1/8, 1/2 И, 1/2 У, АЛУ 6 реализует при операции над двумя операндами у и х, которые подаются соответственно на первый и второй входы АЛУ 6; г = у + х, г = у - х, г = х, где ъ - результат на выходе АЛУ 6. Последняя операция г = х соответству-. ет пропусканию операнда на выход АЛУ 6 без изменений.В соответствии с алгоритмом преоб" разования (формулы (6)-(11 значения 8 - Б последовательно определяются для выборки обрабатываемого канала, когда на седьмом разряде выхода счетчика 23 логический "О". Текущие значения Б и 8 для всех каналов вычисляются при логической "1" на выходе Е схемы 24. На временных диаграммах (фиг. 5) представлены импульсы С, поступающие на вход БС 11 (фиг. 5 а) вычисляемые величины (фиг. 5 б), выходной код младших разрядов счетчика 16, определяющего номер канала, для которого вычисляются величины Бо-Б интерполируемой выборки (Фиг. 5 в), выходной код четвертого, пятого и шестого разрядов счетчика 23 при логической "1" в седьмом разряде выхода этого счетчика, определяющий номер9 1543 канала, для которого вычисляются величины , Б (фиг, 5 г).Общая для всех каналов последовательность формирования сигналов на выходах БС 11 при вычислении значе 5Бо ф Б( ь Б Бэ ф Бю Б 3 приведе ны на фиг. 6 для одного цикла. Эти сигналы могут быть представлены также в виде таблицы, в которой принята следующая кодировка адресов и сигналов управления: "1" на выходе Р есть сигнал синхронизации записи в ЗУ 3; "1" на выходе С есть сигнал стробирования дешифратора 21, который с его выхода поступает на вход синхронизации одного из ЦАП 20; "1", на выходе Н есть сигнал синхронизации записи регистра 7, Кодами "000", "001", 010, 011, 100", ."101" на гРУппе выходов 1, формируется младшая часть адреса на адресных входах ЗУ 3, в которых хранятся величины Б, Б Б, Б , Б 4., Б з соответственно, Старшая часть адреса на адресных входах 25 ЗУ 3, поступающая с выхода мультиплексора 5, определяет номер канала, для которого вычисляются указанные вели-. "100", "101", на группе выходов К схе мы .24 задается вход, по которому код из ЗУ 3 поступает через мультиплексор 6 на вход Х АЛУ 6. Для "000" это значение выборки х К-го канала поУ ступающей с выхода ЗУ 2 на первый вход мультиплексора 4, для "001", 010 01 1 Т 100 101 тпоступающий .с выхода ЗУ 2 и умноженный в результате монтажного сдвига на константу: 1, 1/2, 1/2, 1/2 И, 40 1/И 2 соответственно. Коды "00", "01", "10" на группе выходов 1. определяют операцию АЛУ 6: г = х, г = у + х, г = у - х соответственно. Значком х обозначено произвольное состояние 45 сигналов.Для режима вычисления значений Б Б, Б, Б, Б, Б на временных диаграммах (фиг. 6) приведены реализуемая формула, код на младших разрядах адреса ЗУ 3 (фиг. 6 а), код на входе АЛУ 6 (фиг. 6 б), операция АЛУ 6 (фиг, 6 в) сигналы синхронизации записи в регистр 7 (фиг, бг), ЗУ 3 (фиг. 6 д) и дешифратор 21 (фиг. 6 е), а также .условные состояния счетчика 23 (фиг, 6 ж) и выходные коды четвертого, пятого и шестого разрядов этого счетчика (фиг. 6 з), определяющих 10232номер канала, для которого определяютБ 4 БПредлагаемое устройство обладаетболее широким частотным диапазономи большей точностью.Формула и з о б р е т е н и яИногоканальное устройство для регистрации сигналов, содержащее последовательно соединенные входной преобразователь и первое запоминающее устройство, а также выходной преобразователь, выходы которого подключены к регистрирующему устройству, и блок управления, первый и второй управляющие выходы которого соединены соответственно с входами управления входного преобразователя и входом синхронизации занесения информации первого запоминающего устройства, к адресным входам которого подключен выход адреса блока управления, соединенный также младшими разрядами с адресным входом входного преобразователя, о т - л и ч а ю щ е е с я тем, что, с целью повышения точности и расширения частотного диапазона, в него введены второе запоминающее устройство, первый и второй мультйплексоры, блок синхронизации, а также последовательно соединенные арифметико-логическое устройство и регистр, выход которого соединен с информационными входами выходного преобразователя, второго запоминающего устройства и первым входом арифметика-логического устройства, второй вход которого подключен к выходу первого мультиплексора, первый вход которого соединен с выходом первого запоминающего устройства, а 1-е разряды второго - шестого входов первого мультиплексора соединены соответственно с выходами+1, +3, 1+ш+1, +2 ш разрядов второго запоминающего устройства (=1,2т=1 одИ, где И=2 - число циклов суммирования), на вход синхронизации записикоторого подключен первый выходуправления. блока синхронизации, второй . - пятый выходы управления которого подключены соответственно к входууправления второго мультиплексора,управляющим входам арифметика-логического устройства, входу синхронизации записи регистра и входу управления выходного преобразователя, к адресному. входу которого подключен вто 11 15 рой выход адреса блока синхронизации, соединенный также с вторым входом второго мультиплексора, на первый вход которого подключены младшие раз" ряды выхода адреса блока управления, третий управляющий выход которого соединен с входом управления блока синхронизации, третий и первый выходы 4323212адреса которого подключены соответственно к адресному входу первого мультиплексора и младшим разрядам адресавторого запоминающего устройства, 5старшие разряды адреса которого соединены с выходом второго мультиплексора.Ботуз остав тел рректор М.Самборск Серед акт ех%нОЪьВгфч Подписноеизобретениям и открытиям при ГКНТ ССС Раушская наб д. 4/5