Устройство для приема дискретной информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 Т.171 ПИСАНИЕ ИЗОБРЕТЕН ВТОРСНОМУ СВИ ЛЬСТВУ(54) устР ИНФО РМАЗПП (57) Изоб связи, Це. я к электр по в ышение тение отн г изобретени ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР 1(56) Авторское свидетельство СССВ 809594, кл. Н 04 В 3/46, 1979,Авторское свидетельство СССР9 758544, кп, Н 04 1. 116, 1978. ствО лля ИРиемА дискРБтнО Я 01501296 бьгтродецствия. Устр-во содержитсчетчик 4 импульсов, эл-т И 5, ключи8 и .13, буферный накопитель О, декодер 11, накопители 12 и 30, блок14 зашиты от ошибок, эл-т ИЛИ 18,формирователь 19 управляющих сигналови блок 32 задержки. Для повышениябыстродействия в устр-во дополнительно введены регистры 1 и 2 сдвига,блок 3 контроля канала, блоки эл-товИ 6, 7, 27 и 29, эл-ты ИЛИ 9, 15,20, 22 и 23, ключи 16, 21 и 24, счетчики 17 и 25 импульсов, распределители 26 и 28 импульсов и блок ключей31. 1 з.п, Ф-лы, 2 ил.3 1501296Изобретение относится к электросвязи ц может быть использовано всистемах передачи дискретной информации с решающей обратной связью.Цель изобретения - повышение быстродействияПа Фцг, 1 представлена структурная электрическая схема устройствадля приема дискретной информации; нафиг. 2 - формирователь упранляющцхсигналов.Устройство для приема дискретнойинФормации содержит первый 1 и второй2 регистры сдвига, блок 3 контроляканала (БКК), счетчик 4 импульсов,элемент И 5, первый 6 и второй 7блоки элементов И, второй ключ 8,пятый дополнительный элемент И 1 П 1 9,буферный накопитель 10, декодер 11, 20первый накопитель 12, первый ключ13, блок 14 защиты от ошибок (БЗО),третий дополнительный элемент ИЛИ 15,второй дополнительный ключ 1 б, первый дополнительный счетчик 17 импульсов, элемент ИЛИ 18, Формирователь 19 управляющих сигналов (ФУС),первый дополнительный элемент ИЛИ 20,первый дополнительный ключ 21, второйдополнительный элемент ИЛИ 22, четвертый дополнительный элемент ИЛИ 23,третий дополнительный люч 24, второй дополнительный счетчик 5 импульсов, первый распредели гель 26импульсов, третий блок элемент нИ 27. второй распределитель 28 импульсов, четвертый блок элементовП 29, второй накопитель 30, блок клю -чей 31, блок 32 задержки.Первый блок элементов И 6 содержит эл менты И 33.Вторс 1 й блок элементов И 7 содержитэлементы 11 34.Третий блок элементов И 27 содержит эпемецты И 35.Четв ртый блок элементов И 29 содержит элементы И 36,Второй накопитель 30 содержит регистры 37 сдвига и элемент ИЛИ 38,Блок кгючей 31 содержит ключи 39,Формирователь 19 упрацляюпцх сцг 50налсв содержит генератор 40 импульсов, делитель 41 частоты, первыйключ 42, первый счетчик 43 импульсов,третий 44, второй 45 ключи, первыйэлемент И 46, шестой ключ 47, четвертый счетчик 48, второй счетчик 49импульсов, блок 50 задержки, пятыиключ 51, с.едьмой ключ 52, пятый, счетцпс 53, второй элемент И 54, элемент И 1 П 1 55, генератор 56 одиночных импульсов (ГОИ), третий счетчик 57 импульссэв, четвертый ключ 58.Устройство Лля приема дискретной информации работает след сющим образом.П 1 эшгимаемые из канала связи входные кодовые комбинации (КК) через пятый дополнительный элемент ИЛИ 9идступают ца декодер 11 и БЗО 14(Фиг. 1). С выхода декодера 11 информационная часть КК поступает в первый цакопитель 12. БЗО 14 проверяетпринятые КК ца наличие в цих ошибкиили команды "Переспрос". Если БЗО 14це обнаружил цц Ошибки ., пи командыПереспроси первой КК, то разрешается Вывод цнфопмациц иа пе 1 эвогоцакопцтеля 12 чсэре э пс.рвый кэгюч 13ца выход устрс йс т,за аля приема лцскретцой информации. Одчонремеццо информационная часть КК через третийдопсэлццтельцый ключ 24 1 аписываетсяно второй накопитель 30,Запись осугествляется следующимобразом.В исходном состоянии н первый разряд первого распределителя 26 и второго распределителя 28 аписана "1",ооторая поступает на соответствующиему элементы И 36. Если ошибки н ККБО 14 це обнаружил, то третий дополнительный ключ 24 открыт. Черезнего КК из псрного накопителя 12поступает на элементы И 36, Однакотолько с выхода одного элемента И 36, соответствующего н начальный момент первому разряду, ца нход соответствующего регистра 37 второго накопителя 30 поступает КК, После окончания записи КК первый дополнительный счетчик 17, сосчитав и импульсов, через второй ключ 16 переписывает "1" из первогоразряда второго распределителя 28 во второй разряд. Такой сдвиг "1" цэ первого разряда в второй разряд происходит и н первом распределителе 26 сигцалом с первого дополнительного счетчика 17 через второй дополнительный ключ 16, первый дополнительный ключ 21 и второй дополнительный элемент ИЛИ 22. Следующая безошибочная КК записывается в другой соответствующий регистр 37 второго накопцтвля 30. Если все КК были приняты без ошибок, то "1" из последнего разряда10 первого распреде.нтеля 26 по цепиобратной связи переписывается в первый разряд, а второй накопитель 30устанавливается в "О", На соответствующий элемент И 35 с первого разряда первого распределителя 26 исо второго распределителя 28 черезблок 32 задержки поступают "1", врезультате чего в первый разряд второго распределителя 28 записана "1",Таким образом, второй распределитель28 готов к новой работе, а процессприема массива, состоящего из ш кодограмм, ;аканчивается,В случае возникновения ошибки вКК устройство для приема днскре",1 дй информации работает следующимобразоь 1,БЗО 4 выдает на первый входФУС 19 и второй вход элемента И 5сигнал "Ошибка". По этому сигналуФУС 19, начиная с момента выдачипервым накопителем 12 КК, формируетсигнал, по которому элемент ИЛИ 18закрывает на время и импульсов первый ключ 13 и инФормация из первогонакопителя 12 не поступает на выходустройства для приема дискретной информации; закрывает третий дополнительный ключ 24 через четвертый дополнительный элемент ИЛИ 23, поэтомузапгсь КК во второй накопитель 30не производится; закрывает первыйдополцительный ключ 2 1 через первыйдополнительный элемент ИЛИ 20, запре цая выдачу счнтынаюшс го сигналав первый распределнтсль 26, открывает соответствующий (г-й) ключ 39 через соответстэующий элемент И 36,По сигналу "Ошибка" ФУС 19 формирует серию считываюпнх импульсов,которые через соответствующий (г-й)открытый ключ 39 считывают информациюнз соответствующего (г-го) регистра37 второго накопителя 30. Если в,г-ом регистре 37 храцннась ранее записанная КК, то она поступает на выход устройства для приема дискретнойинформации, а второй дополнительныйсчетчик 25 выдает в ФУС 19 сигнал"Запрет запроса" и через второй дополнительный элемент И 1 И 22 - считывающий сигнал, который переписывает"1" из г-го разряда в (г+1)-й разряд первого распределителя 26. Пос:нану "Запрет занросан ФУС 19 формнруе 1 сигнал ."санонка В 0которыи с четвертого выхона ФУС 19 пос 15 20 25 ЭО 35 40 45 50 55 тупает на установочный вхог буферного накопителя 10. Если при возникновении ошибки в г-й КК в г-оы регистре 27 втоэого накс пи геня 30 оезошибочная КК не хранится, то устройство для приема дискрстцой информации ра " ботает следующиь обра н м,Из-за отсутствия КК в г-оы регистре 37 второго накопителя 30 второй дополнительный счетчик 25 сигнал "Запрет запроса" це выдает и ФУС 19 формирует команду Запрос" и формирует сигнал запрета длительностью 1 с(п 1-д), которым запрещает прохождение информации через первый ключ 23 и первый дополнительный ключ 21 до окончания приема оставшихся КК.Таким образом, в первом распределителе 26 "1" хранится в г-ом разряде до конца цикла передачи, а "1" во втором распределителе 28 продолжает продвигаться через каждые и импульсов, Когда "1" достигнет последнего разряда, на выходе переноса второго распределителя 28 возникает сигнал цКонец цикла , который через блок 32 задержки подается на пятый вход ФУС 19 и на вторые входы элементов И 35. По сигналу "Конец цикла" "1" из г-го разряда первого распределителя 26 через соответствующий элемент И 35 записывается в .-1 разряд второго распределителя 28.По сигналу Запрос" запрещается списание информации иэ регистров 37 второго накопителя 30 до прихода команды "Переспрос", и второй накопитель 30 работает только ца запись КК, принятых без ошибки, В регистры 37 второго накопителя 30. соответствующие номерам кодограмм, принятым с ошибками, информация це записываетсяБуферный накопитель 10 в процессе последующих циклов передачи ш-г кодограмм, переданных на выход устройства для приема дискретной информации, исправляет первую ошибочную КК. Процесс исправления происходит следующим образом.Входная КК поступает во второй регистр 2 и в БКК 3, в котором принимается решение об уверенном либо неуверенном приеме элементарного символа КК. В случае уверенного приема в первый регистр 1 записывается , в противном случае - "О". Счетчик 4 определяет момент заполнения вто 1 501 296рсго регистра 2 кодовой комбинатаейи выдает нд элемент И 5 сигнал. Еслин этот момент на нтсэрой тход элемента И 5 постуил и БЗО 14 сигнал "Отбкд", то с выхода элемента И 5 через второй кэттот 8, а нд вторые входы второго блока:элементов И 7 поступает "1, Одновременно по первым входам второго блока элементов И 7 с первого блока элементов И 6 посту пдют либо "единицы", либо "нули в зависимости от значения элементарныхсимволов, содержащихся в соответствующих разрядах второго 2 и первого 1 регистров.Таким образом, если в одном из разрядов второго регистра 2 содержится элементарный символ "1", а ВКК 3 не зафиксировал ошибки в мо 20 мент его приема, так как в соответствующем разряде первого регистра 1 также находится, то в соотватствутащий разряд буферного накопителя О записывается "1"; если в разряде второго регистра 2 содержится элементарный символ "0" и ошибка не зафиксирована, то в соответствующий рд ряд буферного накопителя 10 записывдется 0; если БКК 3 зафиксировал ошибку, т.е. в соответствующем разряде первого регистра 1 записан О", то независимо, какой единичиыи символ содержится н соответствующем разряде второго регистра 2, в буферном накопителе 10 в этом разряде содержится "0", в процессе приема следутощих повторов этой же КК в буферном накопителе 10 осупествляется испраттэтеттие ошибочно принятых инфор 40 мационных элелетттртттх символов КК путем записи достоверно принятых "1" в соответствуктщтте разряды буферного накопителя 10.Тдк как устройство для прттемд45 дискретнсй информдттии рассчитанотд исправлене то:пко одтой первой опибочно принятв КК, то прием остальных ошибочных КК т одном цикле передачи блокируетс:я до окончания циклаприема массива ксэттогрдмм сигналом,Формируемым Ф"С 19,Блокируюций сигнал поступает спервого выхотд ФУС 19 нд уптэдг тттэцтт(здпрещаютцит) вход второго клю тд 8после выддчи ксэтдттлы "Здттос" с востмого выхода тЭУС 19.По сигнду "Копет ттиклд" ФУС 19вырабатывает с рию описывдкяпих импульс.ов, которыс. поступают в буферный накопитель 10 и считывдют инФормдцит, КК буферного накопителя10 ио цепи обратной свя т восстднавливдется в регистре буфертого накопителя 1 О. постутает в ФУС 19 и о;тновременно через тятый допопиителт,ныйэлемент ИЛИ 9 поступает в БЗО 14, ачерез декодер 11 - в первый накопитель 12. Прохождение КК из первогонакопителя 12 нд выход устройствадля приема дискретной информацииблокируется ФУС 19 по сигналу "Конеццикла", Этот же сигнал через третийдопоэтттттельный элемент И 1 И 15 закрывает второй дополнительный ключ 1 тэ,запрещая прохождение считывающегоимпульса в первый 2 э и в.орой 28распредели гели, Есг.т в проверяемойКК БЗО 14 опптбку не зафи;ссиротдл,то КК записывается н соответствующии(т.-и) регистр 37 второго накопителя30. В противном случае КК во второмнакопителе 30 не записывается.1,По сигналу "Запрос" на итт 1 эормдционный вход устройства для прис.мадискретной информации поступает КК"Переспрос" и оставптаяся часть передаваемого массива, начиная с 1-икодовой комбинации. БЗО 14 определяет КК "Переспрос и выдает нд второйвход 1 УС 19 соответствующий сигнал,по которому ФУС 19 1 эормттрует запрещающий сигнал и закрывает второй дополнительный ключ 16, перттый ключ13 и третий дополнительный ключ 24.Затем принимается э.-я КК, в которойпри предыдущих ттриемах БЗО 4 обнаруживал ошибки. Если в 1-и КК приповторном приеме ошибки не обнаружены, то ФУС 9 устанавливает буферныйидкопитель 10 в исходное состояние,т.е. в "0", Если опптбки обнаружены,то в буферном накопителе, 10 ттрэсходит дальнейший процесс исправленият.-й КК, а ФУС 19 считывает инормацию из соответствующего (1-го) регистра 37 второго накопителя 30.Здесь возможны два случая: г т.-мрегистре 37 второго накопителя 30имеется КК. тогда информатптя из э.-горегистра 37 поступает на выход устройства для приема дискретной инФормации, а второй дополнительныйсчетчик 25 выдает в ФУС 19 сигнал"Здпрс т запроса", по которому ФУС 19устанавливает буферный накопитель 10в исходное состояние; в т.-м регистре37 итарго цакоццтепя 30 не имеется КК, тогда ФУС 19 Формирует сигнал "Запрос", и продолжается прием КК остдишейся части массива (ш-г), при-, чем в процессе первоначальной пере 5 дачи ц последующих повторений во втором накопителе 30 происходит накопление КК, хотя бы раз принятых без ошибок. 10БуФерный накопитель 10 устанавливается в исходное состояние не только по сигналу "Запрет запроса", но ц в случае, если и очередном цикле повтора КК, следующая за КК цПереспрос, принята без ошибки, т.е, по сигналу "Переспрос + верно", вырадтьиаемому ФУС 19, Это соответствует безошибочному приему из канала связи КК, прицятой и предыдущих цик лах с ошибкой.ФУС 19 работает следующим образом (фиг. 2).1 енератор 40 вырабатывает последовательность импульсов заданной 25 частоты. Делитель 41 снижает частоту следования импульсов до тактовой,11Го сигналу "Оцгибка ФУС 19 вырабатывает сигнал "Ошибка", который поступает с седьмого выхо;д ФУС 19 и имеет 30 длительность тактов. Осуществляется формирование этого сигцала следующим образом. Сигнал "Ошибка", поступающий по первому входу ФУС 19, открывает первый кчюч 42. который пропускает35 с делителя 41 импульсы. Первый счетчик 43 через и такти закрывает первыц ключ 42. Одновременно сигналОшибка через второй ключ 45 открыгдет третий ключ 44, который пропускает серию импульсов с генератора 40 ца второй выход ФУС 19. Закрывается третий ключ 44 по сигналу второго счетчика 49 через и тактв.Сигнал "Ошибка" поступает также и ца второй вход элемента И 46, который считывается импульсами, поступающими цд пдриьг и-.д элемента И 46 с делителя 41Нд вьгходе периог элемента И 46 формируется сигнал, который задержи 50 вдется в блоке 50 здпержки и через четвертый кгюч 58 поступает на вось-" мой выход ФУС 19 и ниде сигнала "Запрос". Одновременно сигцдп "Запрос" акрывает пятый клю51, который прог;екает импульсы с ценителя 41. Закрывается пятьи, клю 1 51 сигналом "Коцец цикла который ц 1 стчпдет цд пятый вход ФУС 19 по окончании црцемд всех кодограмм. Тдкцм абрдэм, ца первом выходе ФУС 19 фрмцрутся сигнал длительностью .ш - г) ,.дктаи, который в ФУС 19 закрыв, ет ггрй ключ 45.По сигналу цКоцец цикла" открывается седьмой ключ 52, который пропускает с делителя 41 импульсы в течение и тактов и формирует ца третьем выходе ФУС 19 сигнал, считывающий информацию из буферного накопителя 10, а на шестом выходе ФУС 19 сигнал, запрещающий поступление этой информации на вьжод устройства для приема дискретной информации и одновременно запрещающий изменение состояния первого 26 и второго 28 распределителей.При считывании по сигналу "Конец цикла" КК, содержащаяся в буферном накопителе 1 О. поступает в ФУС 19 по третьему входу на третий счетчик (Е импульсов) 57 и в БЗО 14. Если буферный накопитель 10 содержит исправленную кодограмму, то из БЗО 14 по четвертому входу ФУС 19 поступает сигнал на второй вход второго элемента И 54, а на первый вход - сигнал из третьего счетчика 57. Тогда на выходе второго элемента И 54 формируется сигнал, поступающий через элемент ИЛИ 55 на вход ГОИ 56, выходной сигнал которого с четвертого выхода ФУС 19 устанавливает буферный накопитель 10.в исходное "нулевое" положение.По сигналу цПереспрос", который поступает из БЗО 14 в ФУС 19 по второму входу, шестой ключ 47 открывается и пропускает серию импульсов из делителя 41 на пятый выход ФУС 19.Если принята кодограмма с ошибками, а во втором накопителе 30 храгилась безошибочная кодограмма, принятая в предыдущих циклах, то по шестому входу в ФУС 19 поступает сигнал "Запрет запроса", Этот сигнал закрывает четвертый ключ 58, запрещая появление на втором выходе ФУС 19 сигнала "Запрос", и через элемент ИЛИ 55 включает ГО 1 56.Формула изобретения1, Устройство для прцемд дцскрет - ной информации, содержащее последовательно соедицеццьчколер, первыйнакопитель и первый ключ, последовательно соединенные блок зашиты от ошибок, формирователь управляющих сигналов, элемент ИЛ 11, выход которого подсоединен к управляющему входу первого ключа, последовательно соединенные счетчик импульсов и элемент И, а также буферный накопитель, второй накопитель, блок задержки и второй ключ, управляющий вход которого подключен к первому выходу формирователя управляющих сигналов, второй вход которого подключен к второму выходу блока защиты от ошибок, второй вход элемента И подключен к первому выходу блока защиты от ошибок, информационный вход которого подключен к информационному входу декодера, причем объединенные тактовые входы блока защиты от ошибок, декодера, первого и второго накопителей и объединенные выходы второго накопителя и первого ключа являются соответственно тактовым входом и информационным выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия, введены последовательно соединенные блок контроля канала, первый регистр сдвига, первый блок элементов И и второй блок элементов И, выходы которого попс едицены к соответствующим инфо 1 ма 11 п 1- ным входам буферного накопит 1 я, последовательно соединенные первый дополнительный элемент ИЛИ, первый дополнительный ключ, второй дополнительный элемент ИЛИ, первый распределитель импульсов, третий блок элементов И, второй распределитель импульсов, четвертый блок эпементов И и блок ключей, информационный вход которого подключен к второму выходу Формирователя управляющих сигна,пов, последовательно соединенные третий дополнитепьный элемент ИЛИ и второйдополнительный к 1 юч, выход которого подсоединен к информационному входу первого дополнительного ключа и тактовому входу второго распределителя импульсов, последовательно соединенные четвертый дополнительный элемент ИЛИ и третий дополнительный ключ, информационный вход и выход которого подключены соответственно к выходу первого накопителя и объединенным вторым входам четвертого блока элементов И, а также второй регистр сдвига, выходы которого подсое. -динсны к соответствующим вторым входам первого блока .пементов И, пятый11 опопнительный ле".1 ент ИЛИ, выходкоторого подсоединен к 11 нф рмационному входу декодера, и п рвьй и нторсй дополнительные счетчики импу:ьсов, входы которых подсоединены соответственно к выходам первого и второго накопителей, при этом информационный вход блока контроля каналаподключен к информационному входувторого регистра сдвига и первоювходу пятого дополнительного элемента ИЛИ, второй вход которого обт.единен с дополнительным информационнымвходом буферного 1;акопителя и третьимвходом Ф.рмировати упрн:1 яюц 1 их сигналов и подкпкчен 1: выходу буферно 10 15 55 установочному входу вто 1 ого накопи,в;1 я, информационные входы которогоподключены к соответствующим выходамчетвертого блока элементов И, считы 1 о накопите.1 я, очи гыващ 1111 ис ана 1 ли 1 аю,ций вхс д 1 к .торого 1 одклочены соответст Вен11)1 т 1 . 1 у и четвертому выходам Форь 11:,онат ",я управляющих сигналов, 1 ствертый вход и э 5 пятый выхоп которого по;1 к 1 ючены соответственно к третьему выходу блокаЗащцтЫ От ОПВ 16 ОК Н ОбсдциеННЫМ ПЕр,вому входу третьего дополнительногоэлемента ИЛИ и второму входу элемента ИЛИ, второй вход третьего дополпицельного э.емента ИЛИ объеди 1 е: с треть 11 м нх;Лом элме:та 11 ТИ и1 нключсн к шестому в цходу Формирова". - ,:,;11 уира чпяцших сигнал,в, седьмойпыхо, которо о подсосдинег к четвертому входу элемента ИЛИ, обч:единен 11 ым третьим входам четвертого блокаэлементов И и первым входам первого и четвертого допольп 1 тельных 40элементов ИЛИ вторые входы которыхпо;тключены к первому вь 1 ходу Формирователя уп 1:а.ляю 1 цих сигна 11 оп, выходпереноса второго распределителя импульсов через блок задержки подсоединеп к объединенным вторым входам 45третьего блока элементов И и пятомувходу Формирователя управляющих сигналов, шестой вход которого обт,единен с вторым вх дом второго дополнительного элемента ИЛИ и подключенк вь 1 ходу второго допольпгтельногосчетчика импульсов, выход переносапервого распределителя импульсовподсоединен к информационному входупервого распределителя ичпульсов ивящщие входы второго накопителя подключены к соответствующим выходамблока ключей, информационный вход ивыход первого ключа подключены соответственно к выходу элемента И иобъединенным вторым входам второгоблока элементов И, тактовые входыпервого и второго регистров сдвигаподключены к тактовому входу первогонакопителя, причем объединенные входсчетчика импульсов и информационный вход блока контроля канала иобъединенные установочные входы первого и второго распределителей импульсов являются соответственно информационным и установочным входамиустройства,2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что формирователь управляющих сигналов содержитпоследовательно соединенные генератор импульсов, делитель частоты, первый ключ и первый счетчик импульсов,выход которого подсоединен к закрывающему входу первого ключа, последовательно соединенные второй и третий ключи и второй счетчик импульсов,выход которого подсоединен к закрывающему входу третьего ключа, последовательно соединенные первый элемент И, блок задержки, четвертый ипятый ключи, последовательно соединенные третий счетчик импульсов,второй элемент И, элемент ИЛИ и генератор одиночных импульсов, последовательно соединенные шестой ключ и четвертый счетчик, выход которогоподсоединен к закрывающему входушестого ключа, последовательно соединенные седьмой клюпятый счетчик импульсов, выход которого под-.соединен к закрывающему входу седьмого ключа, выход делителя частотыподсоединен к первому входу первогоэлемента И и информационным входампятого, шестого и седьмого ключей,закрывающий вход второго ключа подключен к выходу пятого ключа, открывающий вход первого ключа подключен 1 к информационному входу второго ключа и второму входу первого элементаИ, причем информационный вход второго ключа, открывающий вход шестогоключа, вход третьего счетчика им пульсов, второй вход второго элемента И, объединенные закрывающий входпятого ключа и открывающий вход седьмого ключа, объединенные закрывающийвход четвертого ключа и второй вход 25 элемента КПИ являются соответственно первым, вторым, третьим, четвертым, пятым и шестым входами формирователя управляющих сигналов, а выход пятого ключа, выход второго ЗО счетчика импульсов, выход седьмогоключа, выход генератора одиночных импульсов, выход шестого ключа, выход седьмого ключа и выход первого ключа являются соответственно первым, вторым, третьим, четвертым, пятым, шестым и седьмым выходами формирователя управляющих сигналов,1501296 Составитель В.ОрловТехрел Л.Олийнык Корректор,М.Пожо Редактор Н.Кивтулинец Заказ 4893/57 Тираж 626 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035 Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101