Устройство для программного управления технологическими процессами

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК 9) 01) 05 В 19/18, 19/417 БР тра 1,Би БЛЩ,: а ТЕЛЬСТВУ ель изобретенрименения на ие областиации дина.ения прораммного расширеннове реализва и продвижво для, прогжит б,вок памблок стек мическ о остап Устрой с ссо яти адревой павления соде ок памят сов, бмяти,счетчик глубии, дваифратор манд, два счетчик етчик синхрониза глубины стека д ти нанок ы стека, с ешифратора инхрониз ац ии, два триггер запуска,триггера уп овибратор, бл к элементов с ента И, ИЛИ,ера фикса триггер у равления,тки нов кид ок элемеуммы поИ-НЕ, зад ор, однИЛИ, бл а, эле ду О рж- ф и. 2 ил Изобретение отн ке и вычислительно найти применение п процессаная схема вся к автоматиехнике и может нии протройствения, АС и пострллеров ммируемых контр йстем программн о упр цесса технологическими п Цель изобретени лэсти применения нение- рас основ реализ аи продвиции динамического анов ения Суып енин а неи оманд копий управ в реж я п ме гибксами. вления це На ииональаммного фиг. 1 предст ема устройств лена фу для про я ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И 07 НРЫТИЯМПРИ ГКНТ СССР ОПИСАНИ К АВТОРСКОМУ(56) Авторское свидетельство СССР У 1238035, кл. С 05 В 19/19, 1984,Авторское свидетельство СССР , У 1328795, кл. С 05 В 19/417, 1986, (54) УСТРОЙСТВО ДЛЯ ПРОГРАММНОГО УП - РАВЛЕНЦЯ ТЕХНОЛОГИЧЕСКИМИ ПРОЦЕССАМИ (57) Изобретение относится к вычислительной технике и автоматике и может найти применение при построении программируемых контроллеров, устройств и систем программного управле ния технологическими процессами. роцессов.ость изобретения состоит в попроизводительности устройстем оперативного копирой последовательностиения и использования егистр адреса, счетчик адреса, длины линейной последовательуправления технологическимими; на фиг. 2 - Функциональблока стековой памяти.Устройство для программного управления технологическими процессами (фиг. 1) содержит блок 1 памяти адресов, блок 2 памяти, блок 3 стековой памяти, регистр 4 команд, регистр 5 логических условий, регистр 6 адреса, счетчик 7 адреса, счетчик 8 дли ны линейной последовательности нано- команд, первый счетчик 9 глубины сте ка, второй счетчик 1 О глубины стека, счетчик 11 синхронизации, первый дешифратор 12 глубины стека, второй де шифратор 13 глубины стека, дешифратор 14 синхронизации, первый 15 и второй 16 триггеры Фиксации метки, триггер 17 запуска, первый 18 и второй 19ь"3 149574 триггеры управления, триггер 20 установки, генератор 21 тактовых импульсов, одновибратор 22, блок элементов ИЛИ 23, первый 24, девятый 25, и одиннадцатый 26 элементы ИЛИ, блок 27 элементов суммы по модулю два, элемент 28 задержки, второй 29, пятый 30 и четвертый 31 элементы ИЛИ, элемент И-НЕ 32, первый 33 и второй 34 1 О элементы НЕ, третий 35, восьмой 36, шестой 37 и седьмой 38 элементы ИЛИ, .третий 39, второй 40, седьмой 41, восьмой 42, четвертый 43, пятый 44, шестой 45 и первый 46 элементы И. 15На Фиг. 1 обозначены также информационный вход 47 устройства, вход 48 логических условий устройства, установочный вход 49 устройства, третий 50 и четвертый 51 управляющие 20 входы устройства, первый 52 и второй 53 управляющие входы устройства, первый управляющий вход 54 блока стековой памяти,информационный вход 55 блока стековой памяти, тактовый вход 25 56 блока стековой памяти, второй управляющий вход 57 блока стековой памяти, первый управляющий выход 58 . блока стековой памяти, первый информационный выход 59 блока стековой памяти, второй управляющий выход 6 О блока стековой памяти, второй информационный выход 61 блока стековой памяти, первый 62 и второй 63 управляющие выходы устройства, 35Блок 3 стековой памяти (фиг. 2) содержит блоки 64.1-64,п регистров (где и - глубина стека)ф, первый 65 и второй 66 коммутаторы.Работа устройства начинается путем 40 подачи на вход 49 сигнала начальной установкиИмпульс начальной установки через элемент ИЛИ 31 поступает на К-входы регистра 5 логических условий, счетчиков 9 и 1 О глубины стека, 45 счетчика 8 длины линейной последовательности нанокоманд, регистра 6 адреса, триггера 17 запуска, счетчика 11 синхронизации и через элемент ИЛИ 30 на.й-входы первого 15 и второго триггеров 16 Фиксации метки, через элемент ИЛИ 29 на К-вход регистра 4 команд, через элементы ИЛИ 37 и 38 первого 18 и второго 19 триггеров управления, триггера 20 установки 5511 ри поступлении команды, определяю- щей адрес программы Формирования команд управления, на вход 47 устройства команда через элемент ИЛИ 24 на выходе одновибратора 22 формирует щипульс. Этот импульс поступает на вход синхронизации регистра 4 команд, обеспечивая тем самым запись кода с входа 47 устройства в регистр 4 командОдновременно с записью информации в регистр 4 команд импульс на выходе одновибратора 22 устанавливает триггер 17 запуска в единичное состояние. Уровень логической единицы с выхода триггера 17 запуска разрешает Формирование тактовых импульсов на выходе генератора 21 для синхронизации работы устройства. Импульсы с выхода генератора 21 через элемент И 46 поступают на вход счетчика 11 синхронизации. Прохождение тактовых импульсов через элемент И 46 обусловлено тем, что счетчик 8 длины линейной последовательности нанокоманд находится в нулевом состоянии и поэтому на выходе элемента НЕ 32 состояние логической единицы.При изменении состояния счетчика 11 синхронизации на первом выходе дешифратора 14 синхронизации появляется сигнал логической единицы. Этот сигнал передним фронтом обеспечивает перезапись информации из регистра 4 команд через блок элементов ИЛИ 23 в регистр 6 адреса. Очередной импульс генератора 21 вызывает, изменение состояния дешифратора 14 синхронизации. Импульс с второго выхода дешифратора 14 поступает на входы синхронизации счетчиков 7 и 8, обеспечивая тем самым зались информации из соответствующих полей блока 1 памяти адресов в эти счетчики. Кроме того, этот же импульс через элемент ИЛИ 29 устанавливает в ноль регистр 4 команд.1 Занесение кода в счетчик 8 длины линейной последовательности нанокоманд вызывает появление уровня логического нуля на выходе элемента И НЕ 32, Это залрещает прохождение импульсов генератора 21 через элемент И 46 на вход счетчика 11 синхронизации. В то же время на выходе элемента НЕ 33 появляется уровень логической единицы, что разрешает прохождение импульсов синхронизации с выхода генератора 21 через элемент И 40, На третьем входе элемента И 40 будетсигнал логической единицы, Это обусловлено тем, что счетчики 9 и 10 глубины стека находятся в нулевом со 14957стоянии. Следовательно, на первыхвыходах дешифраторов 12 и 13 глубиныстека будет уровень логической единицы, Так как первые выходы дешифраторов 12 и 13 не соединены с входами5элементов ИЛИ 25 и 26, то на выходеэлемента И 41 будет сигнал логического нуля. Этот сигнал поступает навход элемента НЕ 34 и разрешает прохождение тактовых импульсов черезэлемент И 40 с выхода генератора 21.Импульсы синхронизации с выходаэлемента И 40 поступают на суммирующий вход счетчика 7 адреса, тем самым 15обеспечивая последовательное считывание из блока 2 памяти.Сосчитанные из блока 2 памяти нанокоманды поступают на вход 55(Фиг, 2) блока 3 стековой памяти. Эти 20нанокоманды с выходов 59 и 61 блока3 стековой памяти поступают на выходы62 и 63 устройства (фиг. 1) на управление исполнительными элементами,блоками. 25Одновременно синхроимпульсы с выхода элемента И 40 поступают на вычитающий вход счетчика 8 длины линейной последовательности нанокоманд.При достижении счетчиком 8 нулевого 30состояния на выходе элемента И-НЕ 32появляется сигнал логической единицы.Этот сигнал через элемент И 46 разрешает прохождение импульсов сихрониза-.ции с выхода генератора 21 на входсчетчика 11 синхронизации. Одновременно с этим на выходе элемента НЕ 33появляется сигнал логического нуля,который запрещает прохождение импульсов синхронизации с выхода генератора 4021 через элемент И 40,Очередной импульс с выхода генератора 21 изменяет состояние счетчика11 синхронизации, что, в свою очередьвызивает возникновение импульса на 45третьем выходе дешифратора 14 синхронизации. Этот импульс через элементЩИ 35 устанавливает в нулевое состояние счетчик 7 адреса. При следующемимпульсе синхронизации на четвертомвыходе дешифратора 14 синхронизациипоявляется импульс, который обеспечивает запись информации в регистр 5 логических условий из соответствующегополя блока 1 памяти адресов.55Следующий синхроимпульс вызываетпоявление на первом выходе дешиФратора 14 импульса, обеспечивающего запись информации в регистр 6 адреса. 466Информация в регистре 6 адреса Формируется из кода номера следующей последовательности с поля 11 блока 1 памяти, дополняемой (в зависимости от хода процесса управления) информацией из регистра 5 логических, условий. Переменная часть адреса образуется путем модификации на блоке 27 элементов суммы по модулю два информации регистра 5 логическими условиями, поступающими с входа 48 устройства. Далее описанный цикл работы повторяется.. В любой момент времени может быть подана команда на останов одного из двух выдаваемых процессов. Для оста- нова продвижения первого процесса на вход 50 устройства подается импульс. Этот импульс переводит триггер 18 управления в единичное состояние.,Сигнал логического нуля с инверсного выхода триггера 18 управления запрещает работу.дешифратора"2 глубины стека. Это вызывает запрещение прохождения нанокоманд на выход 62 устройства через блок 3 стековой памяти. Сигнал логической единицы с прямого выхода триггера 18 управления разрешает прохождение импульсов синхронизации че. - рез элементы И 40 и 43 на суммирующий вход счетчика 9 глубины стека, определяющего величину задержки выдачи команд управления первого процесса.В то же время уровень логической единицы с прямого выхода триггера 18 управления через элемент ИЛИ 36 устанавливает триггер 20 установки в единичное состояние. Это обеспечивает прохождение импульсов синхронизации через элемент И 45 и элемент 28 задержки на вход 56 блока 3 стековой памяти, Поступающие синхроимгульсы производят последовательное занесение нанокоманд в стековую память, состоящую из блока регистров 64,1-64.п, где и - глубина стека (Фиг. 2).Для перезапуска (рестарта) задержанного первого процесса с входа 52 устройства подается сигнал логической единицы. По этому сигналу через элемент ИЛИ 37 триггер 18 управления переходит в нулевое состояние, Уровень логической единицы с инверсного выхода триггера 18 управления разрешает работу дешифратора 12 глубины стека, который по входу 54 блока 3 стековой памяти разрешает считывание нано- команд из соответствующего регистраблока регистров 64.1-64.п через коммутатор 65 на выход устройства 62. Уровень логического нуля с прямого выхода триггера 18 управления запрещаетпрохождение импульсов синхронизациичерез элемент И 43 на суммируицийвход счетчика 9 глубины стека. В результате этого команды управления первым процессом вьщают с задержкой на 10заданное число тактов относительновторого процесса.Для останова продвижения второгопроцесса с входа 51 устройства подается сигнал логической единицы. По 151этому сигналу триггер 19 управления переходит в единичное состояние. Урогвень логического нуля с инверсного выхода триггера 19 управления запрещает работу дешифратора 13 глубины 20стека. Это запрецает прохождение нанокоманд управления вторым процессомна выход 63 устройства.Уровень логической единицы с прямого выхода триггера 19 управления 25разрешает прохождение импульсов синхронизации через элемент И 44 на суммируюций вход ачетчика 10 глубины стека. При этом, если первый процесс небыл задержан, то через элемент ИЛИ 36 30происходит установка триггера 20 снятия копии в единичное состояние. Длярестарта задержанного второго процесса.с входа 53 устройства подаетсяединичный сигнал, переводящий тРиггеР 3519 управления в нулевое состояние. .При этом происходит разрешение рабовты дешифратора 13 глубины стека и запрецается прохождение импульсов синхро-,низацйи через элемент И 44 на суммиьрующий вход счетчика 10 глубиныстека.Таким образом, команды считываютсячерез соответствующий регистр блокарегистров 64.4-64.п блока 3 стековойпамяти (Фиг. 2) через коммутатор 6645 на вход 63 устройства.В том случае, если была произведена задержка выдачи одного из двух формируемых процессов, а затем другого, т.е. должна происходить выдачакопий обоих процессов с заданной задержкой одного относительно другого,то устройство работает следующим образом.С выходов дешифратора 12 глубины стека код поступает на элемент ИЛИ 25, в результате чего на первом входе элемента И 41 будет уровень логической единицы, В то же время код с выходов дешифратора 13 глубины стека поступает на элемент ИЛИ 26, что вызываетпоявление уровня логической единицына втором входе элемента И 41.Сигнал логической единицы с выходаФэлемента И поступает на вход элемента НЕ 34. Образованный на выходе элемента НЕ 34 сигнал логического нулязапрецает прохождение импульсов синхронизации через элемент И 40. В результате этого останавливается работасчетчика 7 адреса, счетчика.8 длинылинейной последовательности нанокоманд, останавливается запись информации в блок регистров 64.1-64.п блока3 стековой памяти. Одновременно с этимуровень логической единицы с выходаэлемента И 41 разрешает прохождениесинхроимпульсов с выхода генератора 21через элемент И 42 на вычитаищие входыпервого 9 и второго 10 счетчиковглубины стекаВычитание происходитдо тех пор, пока один из счетчиковне перейдет в нулевое состоянйе. Приэтом выдача информации на выходы 62и 63 не прекрацается,Так как выходы денифраторов 12 и13 глубины стека, соответствующие состоянии счетчиков 9 и 10 глубины стека, не соединены с входами соответствующих элементов ИЛИ 25 и 26, то навыходе элемента ИЛИ 25 (26), соответствующего счетчику глубины стека снулевым состоянием, появляется уровень логического нуля. В результатеэтого восстанавливается работа счетчика 7 адреса счетчика 8 длины линейной последовательности нанокоманд,восстанавливается запись инФормациив блок регистров 64,1-4.п блока 3стековой памяти.Таким образдм, сохраняется з адержка процессов относительно первоначального значения и между собой, Вто же время счетчики глубины стеканаходятся в состоянии минимально возможного заполнения,Окончание работы устройства происходит следующим образом.Метка - признак окончания процессапо выходам 58 и 60 блока 3 стековойпамяти в зависимости от соотношениязадержки между процессами переводитпоочередно трищ"еры 15 и 16 фиксацииметки в единичное состояние. Уровеньлогической единицы с выхода элементаИ 39 через элемент ИЛИ 31 устанавливает элементы памяти устройства в ис9 1495746 ходкое (нулевое) состояние. Устройство для программного управления технологическими процессами го-.ово к Формировании и выдаче очередного набора5 команд управления.Если в яериод между метками по одному и другому процессам приходит очередная команда на вход 47 устройства, то триггеры 15 и 1 б Фиксации метки устанавливаются в нулевое состояние через элемент ИЛИ 30 от има пульса на выходе одновибратора 22, В этом случае устройство продолжает работу аналогично рассмотренному. 15Таким образом, устройство для программного управления технологическими процессами позволяет динамически производить останов и продвижение процессов, что расширяет его Функцио нальные возможности, а следовательно, и область целесообразного применения,При последовательной организации Формирования команд управления имеется низкая производительность, обус ловленная большими потерями времени на ожидание окончания выдачи подпрограммы управления и невозможностью выдачи команд параллельно по несколь ким каналам. Данный недостаток сни жает Функциональные возможности устройства и, как следствие, ограничивает область его применения.Например, для Формирования двух идентичных подпрограмм управления по- З 5мтребуется время, определяемое выраже- нием 10 лтеж) последовательно формируемых . идентичных фрагментов команд управле- ния причем ,е 1, и:О,ПП;=Ф; д(П ПО Тогда время формирования пЬдпрограмм управления определяется выраже- нием5 Т,Т= 2 где Т о; - время формирования подпрограммы,Временное запаздывание дТ с вьдачи подпрограмм может быть оценено по формуле В этом случае потери производительности устройства определяются выражениемТ -д;"(П П)СдT =иТаким образом, известное техническое решение по отношении к предложенному устройству для программного управления имеет сравнительную низкуюпроизводительность, а следовательно,и область примененияУстройство для программного управления технологическими процессами может найти применение в программируемых контроллерах, ЭВМ при управленииидентичными процессами, АСУ,Т (П 7 ) = 2 То 40 Формула изобретения Устройство дпя программного управления технологическими процессами, содержащее блок памяти адресов, блок памяти, регистр адреса, регистр команд, регистр логических условий, счетчик синхронизации, блок элементов ИЛИ, триггер запуска, генератор тактовых импульсов, два элемента И, вы-, ход первого элемента И соединен со счетным входом счетчика синхронизации, выход регистра команд соединен 55 где Т - время Формирования одной подпрограммы (П П ),причем (Г 1) (п ) с Т. 45 где (П )-( П ) - момент начала выдачи команд управления.Таким образом, дисциплина Формирования двух идентичных подпрограмм уп равления, для которых справедливо выражение (1), временное запаздывание определится следующим выражением йт= Т, - д (ПП,) = Т, -- Г" (11 ) - ( 13Под программой управления П, (П)может пониматься также и группа (кор; и1 Тс = с. Т; д" (П Г 1) 0с первым входом блока элементов ИЛИ, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти адресов, первый выход поля разрядов адреса которого соединен с вторым входом блока элементов ИЛИ, второй выход поля блока памяти адресов соединен с информационным вхо 10 дам регистра логических условий, прямой выход триггера запуска соединен с управляюцим входом генератора тактовых импульсов, о т л и ч а ю щ е - е с я тем, что, с целью расширения 15 области применения на основе реализации динамического останова и продвижения процессов, в устройство введены счетчик адреса блок элементов суммы по модулю два, счетчик длины по следовательности нанокоманд, одновибратор, элемент И - НЕ, два элемента НЕ, дешифратор синхронизации, первый и второй счетчики глубины стека, два дешифратора глубины стека, девять 25 элементов ИПИ, блок стековой памяти, триггер установки, два триггера фик сации метки, два триггера управления, шесть элементов И, элемент задержки, причем информационный вход устройства 30 соединен с информационным входом регистра команд и с входом первогоэлемента ИЛИ, выход которого соединен с входом одновибратора, выход которого соединен с 8-входом триггера запу 35 ска, выход генератора тактовых импульсов соединен с первыми входами первого. и второго элементов И, выход первого элемента И соединен с синхронизируюцим входом дешифратора синхро низации, вход которого соединен с выходом счетчика синхронизации, выход регистра логических условий соединен с первым входом блока элементов суммы по модулю два, вход логических 45 условий устройства соединен с вторым входом блока элементов суммы по модулю два, выход которого соединен с информационным входом регистра адреса, выход поля адреса нанокоманды блока памяти адресов соединен с информационныи входом счетчика адреса, выход которого соединен с входом блока памяти, выход поля числа нанокоманд блока памяти адресов соединен с информационным входом счетчика длины последовательности нанокоманд, нулевые выходы которого соединены с входами элемента И - НЕ, выход которого соединен с вторым входом первого эле-. мента И и с входом элемента НЕ, выход которого соединен с вторым входом второго элемента И, выход второго элемента И соединен с суммирующим входом счетчнка адреса, выход которого соединен с входом блока памяти, первый выход дешифратора синхронизации соединен с входом синхронизации регистра адреса, второй выход дешифратора синхронизации соединен с синхронизируюцими входами счетчика длины линейной последовательности нано- команд, счетчика адреса и первым входом второго элемента ИЛИ, выход которого соединен с К-входом регистра команд, третий выход дешифратора синхронизации соединен с первым входом третьего элемента ИЛИ, выход которога соединен с К-входом счетчика адреса, четвертый выход дешифраторасинхронизации соединен с входом синхранизации регистра логических условий, выход второго элемента И соединен с вычитающим входом счетчика длины линейной последовательности нано- команд и суммирующим входом счетчика адреса, вь 1 ход одновибратора соединен с входом синхронизации регистра команд, выход блока памяти соединен с информационным входом блока отековой памяти, первый и второи информационные выходы которого соединены соответственно с первым и вторым управляюцими выходами устройства, первый и второй управляющий выходы блока стековой памяти соединены с 8-входами соответственно первого и второго триггеров фиксации метки, прямые выходы которых соединены соответственно с первым и вторым входами третьего элемента И, выход которого соединен с первым входам четвертого элемента ИЛИ, второй вход которого соединен с установочным входом устройства, выход четвертого элемента ИЛИ соединен с первым входом пятого элемента ИПИ, вторым входом второго элемента ИЛИ, К-входом регистра адреса, К-входами регистра логических условий, первого и второго счетчиков глубины стека, счетчика длины линейной последовательности микракоманд, счетчика синхронизации, К-входом триггера запуска, вторым входом третьего элемента ИЛИ, первыми входами шестого и седьмого элементов ИЛИ и К-входом триггера установки, первый и второйуправляющие входы устройства соединены с вторыми входами соответственнашестого и седьмого элементов ИЛИ,выходы которых соединены с К-входамисоответственно первого и второготриггеров управления, третий и четвертый управляющие входы устройствасоединены с Я-входами соответственнопервого и второго триггеров управления, выход одновибратора соединен свторым входом пятого элемента ИЛИ,выход которого соединен с К-входамипервого и второго триггеров Фиксацииметки, прямой выход первого триггерауправления соединен с первым входомвосьмого элемента ИЛИ и первым входом четвертого элемента И, выход которого соединен с суммирующим входомпервого счетчика глубины стека, выход второго элемента И соединен свторым выходом четвертого элементаИ, первым входом пятого элемента И ипервым входом шестого элемента И, выход пятого элемента И соединен с суммирующим входом второго счетчика глубины стека, прямой выход второготриггера управления соединен с вторым входом пятого элемента И и вторым входом восьмого элемента ИЛИ,выход которого соединен с Б-входомтриггера снятия копии, прямой выход которого соединен с вторым входом шестого элемента И, выходы первого ивторого счетчиков глубины стека соединены со входами соответственно первого и второго дешиФраторов глубиныстека, управляющие входы которых соединены с инверсными выходами соответственно первого и второго триггеровуправления, выход шестого элемента И .через элемент задержки соединен стактовым входом блока стековой памяти, выход первого дешнЬратора глубиныстека соединен с входом девятого элемента ИЛИ и первым управляющим входомблока стековой памяти, выход второгодешифратора глубины стека соединен свходом десятого элемента ИЛИ и вторым управляющим входом блока стековой 2 О памяти, выходы первого и второго дешираторов глбины стека соединены соответственно с первым,и вторым выходами седьмого элемента И, выход которого соединен с первым входом вось мого элемента И и входом второго элемента НЕ, выход генератора тактовыхимпульсов соединен с вторым входомвосьмого элемента И, выход которогосоединен с вычитающими входами перво 30 го и второго счетчиков глубины стека, выход элемента НЕ соединен с тре.тьим входом второго элемента И.1495746 Составитель И. ШвецТе 3 ФбЪ АЯщщнук Корр ек актор В". Дик ираж 78 нПроизводственно-издательский комбинат Патентго комитета по и 5, Москва, Ж,Подписи бретеиияаушская и открытиям при ГКНТ ССС б., д. 4/5 огород, ул. Гагарина, 10