Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН Н 03 М 1 Д ПИСАНИЕ ИЗОБРЕТЕНИЯ слГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится к цифровой измерительной технике и может быть применено, в частности, в цифровых вольтметрах. Изобретение позволяет с высокой точностью преобразовывать мгновенные значения сигнала при одновременном обеспечении готовности аналого-цифрового преобразователя (АЦП) к работе в любой момент времени. В АЦП реализован принцип поразрядного уравновешивания с рециркуляцией остатка, при этом в процессе преобразования осушествляется компенсация погрешностей, вызванных дрейфом нуля всех узлов, входящих в АЦП (в том числе дрейфа нуля запоминающего устройства, непосредственно связанного с входным сигналом). Работа,801401602 А 1 АЦП осуществляется по тактам, полный цикл преобразования составляет, например, для четырех десятичных разрядов преобразуемого сигнала 31 такт. До прихода импульса запуска в узле 5 коррекции дрейфа запоминается суммарный эквивалентный дрейф и начальное смещение запоминающего устройства (ЗУ) 4, вычитаюшего устройства, усилителя, цифроаналогового преобразователя (ЦАП) и самого блока 11. К концу первого такта на выходе ЗУ 4 получается суммарный сигнал (полезный и дрейф второго ЗУ 2). Во втором такте дрейф ЗУ 2 запоминается на конденсаторе 25 и подается на вход ЗУ 4, в результате чего на его выходе получается только полезный сигнал (осуществляется вычитание). В третьем та кте определяется полярность выходного сигнала ЗУ 4 в блоке сравнения. В последующих тактах осушествляется поразрядное кодирование сигнала. По завершении каждого частного цикла преобразования осушествляется фиксация результатов преобразования по мере получения все более младших десятичных разрядов. В конце каждого частного цикла образуется разностный сигнал сравнения, который усиливается в 10 раз и используется как подстановка для преобразования в последуюшем частном цикле рециркуляции остатка. 3 3. п. ф-лы, 5 ил.Изобретение относится к автоматике и вычислительной технике и может быть, в частности, использовано в цифровой измерительной технике, например, в цифровых вольтметрах.Цель изобретения - повышеие точнос 5 ти преобразования мгновенных значений сигналов при одновременном обеспе;снии готовности аналого-цифрового преобразователя (АЦП) к работе в свобой момент времени по окончании предыдущего преобразо вания. На фиг. 1 изображена структурная схема предлагаемого АЦП; на фиг. 2 -- структурная схема преобразующего каскада, вариант;на фиг. 3 - структурная схема второго запоминающего устройства; на фиг. 4 - блок управления; на фиг. 5 -- временные диаграммы, пояснякпцие работу АЦП .Устройство содержит переклкчатель 1, запомипакщсе устройство (ЗУ) , выход ко торого соединен с входом 3 ЗУ 4, узел 5 коррекции, выхс,е которого соединен с входом 6 ЗУ 4, выход которого подключен к входу 7 преобразуюецего каскада 8 с ана.логовым выходом 9, переклочательО, 25 блок1 управления с управляющими выходами 12 - 18, цифровым входом 19, подключенным к выходу 20, преобразуюгцего каскада 8, у которого правлюаееий зхол 2 сое;еипен с выходом 18 блока 11 управления, а выход 22 является выходной епинсй. Узел 5 30 коррекции содержит ключи 23 и 24 и конденсатор 25. Преобразующий каскад 8 может быть вьполнен как оказано на фиг. 2 содержит вычитающее устройство 26, первый вход которого является входом 7 преобразующего каскада 8, усилитель 27 и блок 28 коррекции дрейфа, выполненный по классической схеме Принца, блок 29 сравнения, цифроаналоговый преобразователь (ЦАП) 30, последовательно соединенные тактовый генератор 3, управляющий вход которого под клкчен к шине Пуск АЦ 11, и счетчик 32, группа выходов которого подклкчена к входам программируемого им пульсного блока 33 и является группой выходов 20 преобразующего каскада 8, триггеры 34- -37 и элементы И 38 41 (по числх разрядов ЦА 130) первые входы элементов И осьединены и подключены к выходу блока 29 сравнения, а выходы подклкчены к первым входам триггеров, вторые входы которых подклкчены соответственно к выходам 4245 блока 33, вторые входы элементов И 38- 41 полклочены соответственно к выхо,сам 43 -46 блока 33, выходы триггеров 34-37 подключены к входам ЦА30 и являкгся группои выходов 22 преобразующего каскада 8, выходы 47 и 48 б,нка 33 полключспы ссответственно 5 к управляющему входу блока 29 сравнения и к входу узла 49 сброса. 11 ограммируемый импульсный блок 33 может сыть реализован 2на микросхеме 556 РТ 5, при этом выводы А, - А микросхемы соответствуют входам блока 33, а ее выводы В, - О, - выходам 4248 блока 33, а временные диаграммы фиг. 5 л с однозначно определяют алгоритм работы блока 33.ЗУ 4 реализовано в соответствии со структурной схемой, приведенной на фиг. 3, при этом ключи 50 и 51 выполнены на полевых гранзисторах, а операционный усилитель 52 представляет собой микросхему с высоким входным сопротивлением и малыми входными токами (например, микросхема 544 УД 2). Входы 3 и 53 эквивалентны между собой и могут быть поочередно использованы в зависимости от того на какой ключ ОО или 51 подается управление. Вход 6 используется лля подачи сигнала в режиме хранения лля соответствующего изменения выходного сигнала, при этом коэффициент передачи по этому входу в указанном режиме равен единице. Ьлок 11 управления (фиг. 4) может быть реализован в виде последовательно соединенных программируемого импульсного блока, аналогичного блоку 33 преобразующего каскада 8, и согласующего устройства (например, на дискретных транзисторах и резистора) . При этом, если в ка 1 сствс программируемого импульсного блока 1 ) правления используегся микросхема 556 РТ 5, ее выводы А, А соответствуют группе входов 19 сблока 11 управления, выводы В, -- В, эквивалентны выходам 12 в 18 блока 11, временные диаграммы, соответствующие работе блока 11 приведены на фиг. 5 б- з. На фиг. 5 показаны: а - тактовыс импульсы тактового генератора 31; б - сигнал управления переключателя 1, низкий уровень - замкнута цепь: вход АЦП вход ЗУ 2, высокий уровеньзамкнута цепь: выход переключателя 10 вход ЗУ 2; в - сигнал управления ключом 23, низкий уровень - клкч разомкнут, высокий уровень -- ключ замкнут, г - сигнал управления ключом 24, низкий уровень ключ разомкнут, высокий уровень - ключ замкнут; д - сигнал управления переклкчателем 10, низкий уровень - замкнута цепь: второй вход переключателя 1 - общая шина, высокий уровень - замкнута цепь: второй вход переключателя- выход 9 преобразующего каскада сигнал управления ЗУ 2, низкий уровень соответствует режиму слежения, высокий уровень режиму хранения; ж сигнал управления ЗУ 4, низкий уровень соответствует режиму слежения АЦП, высокий уровень - режиму преобразования АЦП, он же сигнал управления блоком 28 коррекции дрейфа преобразующего каскада 8, низкий уровень соответствует режиму запоминания дрейфа, высокий уровень измерительному режиму: з - сигнал управ(1,1)2ления ЗУ 4, низки( ур,.Вь соотвегствус режиму слежения ИО вхо)у 3, высокий уроВень - режиму хр Ис ни 51 ИО Входу 3; гг выходной сигнал ЗУ 2, соответствую;ций 3 и - чению аналогового сигнала, равОГО 3,529 В;к - выходной сигил 3; -1, СООтисГ(.твчк щий значению аналогового сигналы, рБ:ю 3,529 В; л - сигнал включения три гера 34, м - сигнал выключения трипер 34 и Вклк- чения триггера 35; к - сигнал выключения триггера 35 и включения триггера 36; о сигнал выключения триггера 36 и вкл)очсния триггера 37; а - сигнал выклюцения триггера 37; р - сигнал управления с.юком 29 сравнения, обознацающий время, ко:- да он должен определить полярность Входного сигнала (первый импульс) и соросить ЦАП 30 в исхолное состояние послелукщис импульсы; с -- сигнал на входе злы 49 сброса, появление короткого импльс соответствует моменту сброса.Управлявшие сигналы фиг. 5 б - э Выр- батывает блок 11 управления, а управляО щие сигналы фиг. д л - с - программируемый импульсный блок 33 преобразу)ошего каскада 8.Преобразователь работает следуюци оо разом.До Грихода импульса запуска с шины Пуск вхолной сигнал через переклюц- тель 1 подается на вхол ЗУ 2, иахо;.5(ц(сго ся в состоянии слежения за вхо Ны си: налом и выраоатыва)ощего на своем Быхолс напряжение, пропоршг Опальное входо)1, сигналу. В составе выхолного напряжсия ЗУ 2 (фиг. 5 гг), кроче указНог;) пол(зш- го сигнала, ичеется (игал. ОирелеЯ(Г).,1 начальным смецениеч и (рей 1Оч указго устройства.В этом же время ЗУ 4 от Быхола ЗУ 2 отключено (кпоч 50 разочк, и полк,юче но к общей шине (ключ 51 зымкнт). Вход 6 ЗУ 4 через замкнутый ключ 24 по.)клкцен к общей шине. На выходе ЗУ 4 выраоатывы ется напряжение, эквивалентюе его ааль ному смешени)о и дрейфу.В тоже время (ло прихола ичпчл),сд запуска) блок 28 коррекции дрейфа преобразующего каскада 8 включен. В результате 45 чего в нем запоминается сум)арньпй эквивалентный дрейф (а также начальные смещения) всех узлов, за исключением лрсйф: (и начального счешения) ЗУ 2. К числу узлов, охватыаемых коррекцией за счет блока 28 коррекции дрейфа, относятся: ЗУ 4, вычитающее устройство 26, усилитель 2;, ЦАП 30, а также сым блок 28 коррекции дрейфа.В указанном положении А 1 Г 1 все, лы готов начать процесс преобразования, если 5.; придет импульс запуск с шипы 1.ск.Работа АЦГ 1 осуществлялся по тактам (фиг. 5), число тактов состав 5(ет 31 и сООТБСТС) БЧСТ 1 СТ.)СЧ , С: ,.),5( 1;) ,РСО;) )13С" 1 О О. ИИ;(, , (,51 Л И,01 ОС, 1) П(13;51 (ОВ сп(,О :1 К ГБ бХ 10 р) ГИ)В МОЧ( Г . Ю.с,(,Ч 1,0, ЗПСК ОС)-( тв 151, Г.51 ;( Р() В 1)с ким хР(1 ис ,. и,:ИСЧХ(ИС 1;(1 ЧОО 1 К. ( ( 1, с 1 пер(хо ( )1 с 1 э 1)ежи Н(сор) - зов и и я 32 с(Ст пер(.кгюч(.ни я 0.10 к(1 8 коррекции;1)СЙ(ь из режима запоминания лрсифа в режим, коглы дрейф компенсируется сигналоч. (ю.)уцспным В режичс зыО мииии 51. этОт О(.жих лгИтся 30 тактов, (фи . О .)(с), переход ЗХ 1 Б режи слежсни 5 3;1 сиГИлом н(1 Выходе ЗУ , лгяиьеГОся В тец(иие первого акта (фиг. 5 д), псреклк)- ченис переключателя 1 (фиг. 5 о) в положение, когла Вхол ЗУ 2 от источникд си(нала (ГКЛЮЧЫЕГСЯ И ПОЛК)НОЕтся с)СРСЗ ПСРСКЛ)О- цате,ь 10 к общей шие, теч счыч сл шсствляется подготовка к получению на Выходе ЗУ 2 сигнала. равного дрейфу этого устройства, когда огн псрейлет в режич сл(с- ЖЕ(1 51.)х концу перво)О ткт ид Б)хол( ЗУпол цеи си Гил. солржд)пи й счм ч х НО, (.3- ного си.ныла и лрсй(ры ЗУ 2.В пацыле второ)о такты ЗУ 4 переходитВ режим хранения (фи . О 3), а Л -- В рс.кич с.1 еже:иЯ (фи 1 5 с). НарЯл; с этим зторо(1 клкц ) зл ) ы)ррс кц 5 и рЗМ ык)стс 51 ( фи. 5 а ), а еГ( И(.р Вы Й к,юц 3 1 ы кс)ется (фиг. 5 в). В рсзльттс этого дрейф ЗУ 2 щласгся нд конденсатор узла 5 коррекции и олноврсменно Га вхол 6 ЗУ 4, последнее Вы по,И(. ИО т)к, (1 О (. Н Гнал лр(. ифг ( ф 1. ) ), Олынны) Иы С 10 вход 6, Выцита.:ся из Выходк)го сигнал ЭТОГО устройства. В рсзль.1 ВТ( ЭТОГО К КОН 1 пг ВТОРОГО Тык Гд и ВЬ 1 хо,(С 4 ст 5)влив(ст 5 тО;1 ко полег(ии си)- ил,е солерж;ш 1 й дрейф ЗУ 2. 1 Оцу ВтороОы ктд и( ) Бь и к к ) 3,111 0 ко р( кци и размыкается (фи 0 с. 1 его тороп клк)ц О;тется разомкнхтьг) ( 1)ИГ. 0 2), кондес- тор зла 5 коррекции хранит и(1 -.ч;ик) о лрефс ЗУ 2 В )ец(нис нс(к(.1(ч. ( Коппс)ССТВЫ ТКТОВ. Т(",:10 15 20 25 30 35 40 45 50 55 5В течение четвертого, пятого, шестого и седьмого тактов осуществляется поразрядное кодирование для получения первого самого старшего десятичного разряда.В начале четвертого такта программируе. мый импульсный блок 33 на выходе 42 вырабатывает сигнал (фиг. 5 л), который включает триггер 34, в результате чего на выходе ЦАП 30 появляется опорное напряжение с весовым коэффициентом, равным 0,8, Это напряжение вычитается из выходного напряжения ЗУ 4 с помощью вычитающего устройства 26, и полученная разность усиливается в 1 О раз усилителем 27. Блок 29 сравнения оценивает знак этой разности. К концу четвертого такта могут иметь место два случая.Первый случай - опорное напряжение больше преобразуемого напряжения, т. е. разность между сигналом и опорным напряжением отрицательная, тогда блок 29 сравнения вырабатывает сигнал, способствующий возврату триггера 34 в исходное состояние, этот сигнал поступает на один из входов элемента И 38. На второй вход элемента И 38 с выхода 43 программируемого импульсного блока 33 в конце четвертого такта подается сигнал опроса (фиг. 5 м), триггер 34 возвращается в исходное состояние, тем самым снимая выходное напряжение на выходе ЦАП 30, опорное напряжение с весовым коэффициентом 0,8 отключается от вычитаюгцего устройства 26.Второй случай - опорное напряжение меньше преобразуемого напряжения, т. е. разность между сигналом и опорным напряжением положительная, блок 29 сравнения не вырабатывает сигнал, способствующий возврату триггера 34 в исходное положение, поэтому при появлении сигнала опроса с выхода 43 программируемого импульсного блока ЗЗ триггер 34 остается во включенном состоянии, опорное напряжение с весовым коэффициентом 0,8 остается подключенным к вычитаюшему устройству 26. Сигнал опроса, возникающий в конце четвертого такта на выходе 43 программируемого импульсного блока 33, одновременно является сигналом включения следующего триггера 35, которому предписывается весовой коэффициент опорного напряжения, равный 0,4.В пятом, шестом и седьмом тактах осуществляется аналогичная процедура, при этом в работе участвуют соответственно триггер 35 и элемент И 39, триггер 36 и элемент И 40, триггер 37 и элемент И 41, каждый предыдущий выход программируемого им пульс ного блока 33 осуществляет включение соответствующего триггера, каждый последующий выход - отключение данного триггера, если блок 29 сравнения выдает разрешающий сигнал, который в свою очередь имеется или отсутг гвует в зависимости от полярности разности между изме 6ряемым сигналом и совокупностью опорных напряжений с весовыми коэффициентами 0,4;0,2; 0,1. Соответствующие эпюры приведены на фиг. 5 я - и. К началу восьмого такта образуется некоторая совокупнось состояний триггеров 34 - -37, являющихся кодом старшего десятичного разряда. Этот код подается на выход АЦП.В начале восьмого такта, когда уже при нято решение оставить или не оставить включенным опорное напряжение с последним весовым коэффициентом 0,1, на ЗУ 2 подается сигнал с выхода 9 преобразующего каскада 8 путем переключения переключателя 1 О (фиг. 5 д). В конце восьмого такта после достижения установившегося значения на выходе преобразующего каскада 8, имеющего коэффициент усиления 10, образуется усиленная в 1 О раз разность между измеряемым сигналом и совокупностью опорных напряжений, Эта разность записывается в ЗУ 2 (напоминаем - переключатель 10 находится в нужном положении), при этом на выходе ЗУ 2 имеется его дрейф (как и в описанном случае, имеющим место до момента запуска АЦП). В начале десятого такта переключатель 10 отключает вход ЗУ 2 от выхода 9 преобразующего каскада 8 и подключает его к общей шине 1 фиг. 5 д). Одновременно с этим ЗУ 2 переходит в режим хранения (фиг. 5 е), а ЗУ 4 - в режим слежения (фиг. 5 з), осуществляется перезапись разностного сигнала с ЗУ 2 в ЗУ 4 (совместно с дрейфом ЗУ 2). Ключ 24 замкнут (фиг. 5 г) и создает при этом исходное положение ЗУ 4 таким, каким оно было до момента запуска АЦП.В начале десятого такта ЗУ 4 переходит в режим хранения (фиг. 5 з), а ЗУ 2 - в режим слежения (фиг. 5 е). Наряду с этим ключ 24 размыкается (фиг. 5 г), а ключ 23 замыкается (фиг. 5 в). В течение десятого такта осуществляется вычитание дрейфа ЗУ 2 аналогично тому, как это делалось во втором такте. Таким образом, на выходе ЗУ 4 имеется только полезный разностный сигнал (без дрейфа ЗУ 2). Одновременно в начале десятого такта осуществляется сброс в исходное состояние ЦАП 30 путем выработки сигнала на выходах 43 - 46 программируемого импульсного блока 33 и сигнала сброса на выходе блока 29 сравнения, в результате чего через элементы И 38 - 41, триггеры 34 - 37 уста на вливаются в исходное состояние (фиг. 5 м - р).Начиная с одиннадцатого такта, осуществляется процесс поразрядного кодирования для получения второго более младшего разряда, затем с 18 такта следующего разряда и с 25 такта последнего самого младшего разряда.В конце двадцать четвертого такта ЗУ 2 подключается к источнику входного сигнала путем переключения переключателя 114 (фиг. 5 б). Это дает возможность, не дожидаясь окончания преобразования, снова начать слежения за Входным сигналом и тем самым подготовиться к следующему запуску.В конце двадцать девятого такта осуществляется сброс ЦЛ 11 30 в исходное положение аналогично тому, как это делалось после каждого цикла преобразования, а также замыкается второй ключ узла 5 коррекции (фиг. 5 г), устанавливая ЗУ 4 в исходное положение.В начале тридцать первого такта на Выходе 17 блока 11 управления возникает с 1- нал (фиг. 5 ж), который включает блок 28 коррекции дрейфа и переводит ЗУ 4 в режим, когда инвертируюцГии вход усилителя ЗУ 4 соединен с обшей шиной. В течение тридцать первого такта осуществляется подкорректировка дрейфа ранее указанных узлов ЛЦП (если произошло изменение дрейфа за тот короткий интервал времени, в течение которого происходило преобразование) .Б конце тридцать первого такта юлныи цикл преобразования завершается. На выходе 48 программируемого импульсного блока 33 преобразующего каскада вырабатывается импульс, поступающий на блок 49 сброса, который сбрасывает в исходное положение тактовый генератор 31 и счетчик 32. Так как последний устанавливается в исходное положение, программируемый импульсный блок 33 и блок 11 управления тоже устанавливаются В исходное положе,ие, тем самым вызывая установку в исходное сос гояние всех переключателей и ключей и ЛЦП готов совершить очередное преобразование.формула изобретения1. Лналого-цифровой преобразователь, содержащий первый переключатель, первый информационный вход которого является входной шиной, а выход соединен с информационным входом первого запоминающего устройства, выход которого соединен с информационным входом второго запоминающего устройства, выход которого подключен к информационному входу преобразующего каскада, первый выход которого является выходной шиной, и блок управления, первый, второй и третий выходы которого подключены соответственно к управляющим входам первого переключателя и первого и второго запоминающих устройств, отличаии(ийся тем, что, с целью повышения точности преобразования, в него введены узел коррекции и второй переключатель, первый информационный вход которого подключен к общей шине, второй информационный вход - к второму выходу преобразующего каскада, а выход - к второму информационному входу первого переключателя, информационный016 12 5 1 О 5 20 25 30 35 40 45 50 55 Вход узла коррекции одключен к Вцхо,упервого запоминающего устройства, Выход -- к дополнительнох) информциопн)мвходу второго запоминдюпего уГтр,тд.а первый и второй управляюе хцта коррекции, упрдвлюций х лпереключателя и второй управГц)Г х.второго запомина)опего утрос 1 д пдклк)чены соответственно к цствертому, 1 т)х х,иестому и седьмому выходам олГ)к,ления, первая группа вхдов корн:клкэчена к группе Выходов прег)брукаскада соответственно, а третий Вцх,к первому управляющему вхГ)ду 1)рсоб;ц 1щеО каскада, Втор 011 уп 1)двак) пп 1 й х 1торого подклоцен к шине 11 у к: 2. Преобразователь по и. 1, Г)т.иц1: ея тем, что преобразующий кдкдл Вц . нен на цифроаналоговом )реобразоте, блоке сравнения, вычитаюшсх ус) ройс, е, усилителе, программируемом ихГмгьсГО) блоке, тактовом генераторе. счетчике, узле сброса. триггерах, элементах 1 и Олоке кррекции дрейфа, управляющий вход к )трго является первым управляющим Входом реобразуюшего каскада, а Выход ян,яетс вторым выходом преобразующего каскада и подключен к первому входу блока сравнения, второй вход которого поцклк)цен к обшей шине, а первый Вход тактового генератора являегся Вторым управляющим Входом преобразу)ошего каскада, Выход соединен с первым входом счетчика, группа выходов которого является группой ВыходВ преооразующего каскдда и подклюцчк соответствх ющим входам прогрызир) емГ)го импульсного блока, первый выход котрог через узел сброса подклюцен к Вторым Входам тактового генератора и сцетцпка соответственно, второй выход подклочен к управляющему входу блока сравнения, а первые входы элементов И объединень и подключены к выходу блока сравнения. второй вход первого элемента И подключен к третьему выходу программируемого импульсого блока, остальные Выходы которого подклк)- чены соответственно к первым входам три. геров. вторые входы которых Гюдключцц к выходам соответствующих элементов И, вторые входы каждого из элементов 11, сключая первый, Объединены соответсгСп) с первыми входа)и каждого з трипер ), исключая последний, Выходы триггеров п.1- ключены к соответствуОщих входам цифр- аналогового преобразователя и являО)с первым выходом преобразмюпГего к)скд 1,;1 выход цифроандгОгового прсбрдзоа г.л подключен к первому входу Вццптдю,цеУСТРойСТВа, ВТОРОЙ ВХОД К)ТОГ)ОГ)1 В. 1)Синформационным Входу 1 прообраз кх каскада, а вьход через усилтел), с)с;с информ дциОнь)1 Вх,1 х) Йгок к)р) дрейфа.)3. Преобразователь по и. 1, отличающийся тем, что узел коррекции выголш.н на двух ключах и конденсаторе, причем информационный вход первого ключа является инвормационным входом узла коррекции, ищрормационный вход второго ключа подклкгчен5 к общей шине и к первому ьыводу конденса тора, выходы ключей соединены с вторым выводом конденсатора и являются выходом узла коррекции, а управляющие входы пер 10 вого и второго ключей явля.отся первым и вторым управляющими входами узла коррекции соответственно.4. Преобразователь ю и, 1, отличающийся тем, что второе запоминаюпее устройство выполнено на двух клкчах, четырех резисторах, конденсаторе и оперционном усилителе, выход которого являет я выходом вто. рого впоминаопего строств и срез кон 10денсатор соединен с инвертирующим входом операционного усилителя, управляющие входы первого и второго ключей являются первым и вторым управляющими входами второго запоминающего устройства, выход операционного усилителя, через первый и второй резисторы подключен к общей шине, инвертирующий вход через первый ключ подключен к точке соединения первого и второго резисторов и через второй ключ к точке соединения третьего и четвертого резисторов, причем второй вывод третьего резисгора является информационным входом второго запоминающего устройства, второй вывод четвертого резистора подключен к выход операционного усилителя, неинвертируюпий вход которого является дополнительным информационным входом второго запоминактщего мстройства.