Устройство для преобразования кодов

)4 Н 03 М 13/О ОПИСА ЗОБРЕ г чу еж е ЛЬСТВ л. У 8конструкторскоюро управляющихмплексов Научнообъединения "Эл идетельство СССР3 М 13/02,тельство СССб Г 15/38,9 ваа ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ А ВТОРСНОМУ СВИ(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯКОДОВ(57) Изобретение относится к вычислительной технике и может быть использовано в устройствах контроляи преобразования информации. Цельюизобретения является повышения достоверности преобразования путемпредварительной проверки принятогокода,Устройстводля преобразования кодов содержит триггеры 7,19,20 и 21,счетчики 5,16 и 11, коммутатор 1,регистр 22, управляемый генератор2, элементы НЕ 17 и 18, элементыИ 3,4, элементы И-НЕ 9 и 15, р-входовый и (р+1)-входовый элементы И 8и 14, элемент 2-2 И-ИЛИ 6, блоки 2и 10 памяти, схему 13 сравненияинформационные входы 23, вход 24наличия информации, информационныевыходы 25, выход 26 ошибки. Устрой 1378066ство для преобразования кодов исключает прием и преобразование ложного или искаженного кода, чем достигается достоверность преобразуемой ин" формации. 6 ил.Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля и преобразования информации.Цель изобретения " повышение достоверности преобразования кода путем предварительной проверки принятого кода.На Фиг, 1 приведена блока-схема устройства для преобразования кодов; на фиг. 2 - функциональная схема коммутатора 1; на Фиг, 3 - принципиальная схема управляемого генератора и диаграмма его работы; на . Фиг. 4 - Функциональная схема выходного регистра; на фиг. 5 - временные диаграммы для случая работы без искажения кбда; на фиг. 6 - диаграммы для случая работы с искаженным кодом при значениях параметров Р=З, и"5, И=8, а=8, И=10, ц=4, К=2.Преобразователь кодов содержиткоммутатор 1, управляемый генератор2, элементы И 3 и 4, первый счетчик5, элемент 2-2 И-ИЛИ 6, первый триггер 7, р-входовый элемент И 8, первый элемент И-НЕ 9, первый блок 10 памяти, второй счетчик 11, второйблок 12 памяти, схема 13 сравнения, р+1"входовой элемент И 14, второйэлемент И-НЕ 15, третий счетчик 16, элементы НЕ 17 и 18, второй - четвертый триггеры 19-21, регистр 22, информационные входы 23, вход 24 наличия информации, информационные выходы 25, выход 26 ошибки.Коммутатор 1 (фиг. 2) состоит изи одинаковых коммутаторов 27, каждый иэ которых коммутирует на выход один разряд одной из 0 входных величин в зависимости от адреса, поступившего на адресные входы р. Связь между Н и р следующая: И=2Входр Ч является стробирующим. При поступлении на вход Ч "0" разрешается де 45 Третий, четвертый и пятый входы3управляемого генератора 2 " управляющие.На фиг, Зб приведены диаграммыработы управляемого генератора,шифрация адреса и выдача на выхододной из Н входных величин, Веськоммутатор 1 рассчитан на коммутацию Н и-разрядных кодов К из и. Входы коммутатора распределены следующим образом: на коммутатор 27, пода"ются все первые разряды М кодов Киз и; на коммутатор 27 - все вторые разряды И кодов К из и и т.д.;адресные входы всех и коммутаторов27,запараллелены согласно своимовесовым частям; входы 2 - между собой, входы 2 - между собойРвходы 2- - между собой, запараллелены также стробирующие входы Ч, Приизменении адреса от 0 до Ми подаче нуля на стробирующие входы Чна выходы коммутатора подается кодК из и, начиная с первого и кончая 20 И-м, причем на выходе 27, будет первый разряд кода, на выходе 271второй разряд кода на выходе27 - п-й разряд кода.Управляемый генератор 2 (фиг. За)состоит из генератора прямоугольныхимпульсов на элементах НЕ 28 " 30,сопротивления К и конденсатора С.Когда на первом и втором входах управляемого генератора 2 находятся"0", то генератор заторможен, поэтому на выходе элемента НЕ 30 имеется "0", триггер 31 не переключается и не делит частоту генераторана два. Выходы триггера 31 посту пают на элементы И 32 и 33, Поэто"му когда на выход элемента НЕ 30 поступает "0", на четырех ходах управляемого генератора блока 34 элементов 2 И имеются "0". По первому вхо ду триггер 31. сбрасывается в "0".378066 Блок 1 О памяти (фиг, 7) аналоги-чен блоку 12, но имеет п адресныхвходов и ш выходов, где ш - числоразрядов преобразованного кода. Таким образом, подавая кодК из п наадресные входы при наличии разреше"ния на считывание по входу Ч, навыходе имеем ш-разрядный преобразованный код. Блок 12, как и блок 1 О,необходимо предварительно подпрограммировать, произведя в него запись.Выходной регистр 22 (фиг, 4)представляет собой стандартный регистр на ш входов и йп выходов иработает в двух режимах:1) при "1" на входе ш+2 (сигнал Ч) и "О" на входе ш+3 (сигнал К)с поступлением импульса на входш+1 (сигнал С) производится записьв регистр по переднему фронту импуль.са на входе ш+1 информации, поданной на входы 1 ш. С приходомвторого импульса на вход ш+1 предыдущая информация сдвигается вправо на один разряд, а новая записы"вается на старое место и т.д.2) при поступлении "О" на входш+2 регистр переходит в режим хранения записанной информации,С приходом "1" на вход ш+3 регистр сбрасывается.Устройство для преобразования кодов работает следующим образом.На вход устройства (фиг. 1) поступает входная информация И кодов.К из и и поступает сигнал наличияинформации ТгИ. Входная информацияпоступает на входы коммутатора 1иБ. Сигнал наличия информацииТгИ равен "1", когда входная инфор"мация готова для проверки и .преобразования. При смене входной информации на новую сигнал ТгИ становится равным "О", и как только новаявходная информация становится готовой для проверки и преобразования,сигнал ТгИ снова становится равным"1". Сигнал ТгИ играет двоякую роль.Когда ТгИ " "О", этот сигнал является сигналом сброса в исходное состояние преобразователя кода. КогдаТгИ - "1", этот сигнал снимает сбросс преобразователя и запускает преобразователь для проверки и преобразования кода. Начинает работатьуправляемый генератор 2, появляетсяпервый импульс на выходе генератора2 и так как после сброса счетчик 16 в нуле, с коммутатора 1 в преобразо"ватель поступает первый код К из и,который поступает на схему 3 сравнения, С выхода блока 12 на схему 13 сравнения поступает эталонный кодК из и при нулевом адресе счетчика 5. Если происходит сравнение, то через схему 13 в счетчик 11 записывается единица. Если сравнения не происходит, то в счетчик 11 единица незаписывается. С приходом импульсас выхода генератора 2 в счетчик 5записывается единица, и на схемусравнения подается от блока 12 второй эталонный код К из и. Если происходит сравнение с приходом очередного импульса с генератора 2, всчетчик 11 записывается единица.Этот процесс продолжается до техпор, пока не будут сверены с первымкодом К из и, поступившим с коммутатора 1 на схему сравнения, множество всех элементов эталонных кодов, 25 записанных в блоке 12. Если первыйкод К из и, поступивший из коммутатора 1 не искажен, то он сравнивается с одним из эталонных кодов блока2 и в счетчик 11 записывается однаединица. Перенос счетчика 5 черезэлемент 2-2 И-ИЛИ 6 записывает в счет"чик 16. единицу. Выходы счетчика 11являются адресом для коммутатора 1.Поэтому из коммутатора 1 поступаетна вход схемы 13 сравнения второйвходной код К из и. Опять начинается процесс сравнения его с элементами множества эталонных кодов, записанных в блоке 12. При сравнениис одним изних в счетчик 11 записывается единица, Так продолжаетсядо тех пор, пока не будут перебранывсе адреса коммутатора 1 и не будетпроверено, искажен или нет хотя быодин входной код К из и. Если ниодин код не искажен, в счетчик 11записывается Н единиц и единица свыхода счетчика 11 через элементНЕ 18 блокирует переход триггера 20в "1", так как на выходе счетчика 11"1", а в счетчике 16 записан максимальный адрес, перенос с выходасчетчика 5 через элементы И 14 и 3переводит триггер 19 в "1". Одновременно этот перенос сбрасываетсчетчик 16, сбрасывается также счет"чик 5, так как триггер 19 перешел в"1", то генератор 2 начинает работупо выходам 4 и 3, а выходы 1 и 2заблокированы. Импульс с выхода 3 задним фронтом переводит триггер.7 в "1". Это готовит прохождение импульсов с выхода 3 генератора 2 че 5 рез элемент 6 на вход счетчика 16, Так как счетчик 16 сброшен, то иэ коммутатора 1 на вход блока 1 О поступает первый входной код К из и и преобразуется в произвольный шразрядный код, Преобразование определяется записанной информацией (кодами) в блоке 10. Импульс с выхода 4 генератора 2 производит запись первого кода в выходной регистр 22. Затем импульс с выхода 3 генератора,2 через элемент б запи" сывает в счетчик 16 единицу. Это вызывает подключение к блоку 10 второго входного кода К из п через коммутатор 1. С приходом импульса с выхода 4 генератора 2 этот вто" рой код записывается в выходной регистр 22. Выходной регистр 22 работает в режиме последовательного занесения со сдвигом вправо. Про" цесс этот продолжается до тех пор, пока все входные коды К из и не преобразуются на блоке 1 О и не запишутся в выходной регистр, В этот момент в счетчике 1 б записан макси 11 маль ный адрес и поз тому имеем 1 на выходе элемента И 8 н а р входов , следоват ельно , на входе элемента И-НЕ 1 5 имеет совпадение трех " 1 ", а на е г о выходе - "0 " . Как только 35 сче тчи к 1 6 сбрасывается о т очере диого импульса с выхода 3 генератора 2, триггер 2 1 переходит в " 1 " и своим инверсным выходом блокирует ген е р а 40 тор 2, а выходной регистр 22 переводит в режим хранения. На этом работа устройства заканчивается, На выходе его выставлен преобразованный код.Информация сбрасывается вместе45 со сбросом устройства, когда на вход поступает сигнал ТгИ = О, С поступ" лением новой информации цикл проверки и преобразования начнется заново.Если при сравнении входных кодов К из и с эталонными один из них оказывается искаженным, то в счетчик 11 не запишется И единиц и поэтому на его выходе будет "0". Тогда блокируется переход триггера 19 в "1" 55 и с приходом сигнала с выхода элемента И 14 через элемент И 4 переводит н "1" триггер 20. Его инверсный выход блокирует работу генера"тора 2, а прямой выход поступает навход 26, сигнализируя об искаженияхв линии. В этом случае после проверки кодов преобразования не происходит. Таким образом, предлагаемыйпреобразователь кодов обеспечиваетдостоверность преобразуемой информации, исключая преобразование искаженного или ложного кода,Формула изобретенияУстройство для преобразования кодов, содержащее первый блок памяти, ш выходов которого подключены к одноименным входам регистра (где ш " число разрядов выходного кода)., первый и второй элементы И, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности преобразования путем предварительной проверки принятого кода, в него введены коммутатор, схема сравнения, второй блок памяти, управляющий генератор, триггеры, счетчики, элементы НЕ,элемент 2-2 И-ИЛИ, элементы И"НЕ, р"входовый и р+1-входовый элементы И (где р определяет число входных кодов), входы коммутатора с первого по и Н"й (где п - разрядность кода, И " число входных кодов, И 1 2 ) являются информационными входами устройства, выходы коммутатора с первого по и-й подключены соответственно к одноименным входам первого блока памяти и четным входам схемы сравнения, первый вход управляемого генератора объединен с входом первого элемента НЕ, первыми входами первого, второго, тре" тьего и четвертого триггеров и является входом наличия информации устройства, первый выход управляемого генератора подключен к первому входу первого счетчика, выходы которого с первого по ц-й (где и определяет число контролируемых кодов) подключены к соответствующим входам второго блока памяти, выходы которого с первого по п-й подключены к нечетным входам схемы сравнения, выход которой соединен с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым выходом управляемого генератора, а выход подключен к первому входу второго счетчика, выход которого подключен непосредственно к перво1378066 0 20 О 1 му входу первого элемента И и черезвторой элемент НЕ - к первому входувторого элемента И, выход которогосоединен с вторым и третьим входамитретьего триггера, первый выход которого подключен к второму входууправляемого генератора, третий выход которого соединен с (ш+1)-мвходом регистра, четвертый выходподключен к первому входу элемента2"2 И"ИЛИ и второму входу первоготриггера, выход которого подключенк первому входу второго элементаИ-НЕ и второму входу элемента 2"2 ИИЛИ, выход которого соединен с первым входом третьего счетчика, соответствующие выходы которого с первого по р-й подключены к входам коммутатора с (и И+1)-й по (и И+р)-й,одноименным входам р+1-входовогоэлемента И и одноименным входам рвходового элемента И, выход которо"го соединен с вторым входом второгоэлемента И-НЕ, выход которого подключен к второму входу четвертоготриггера, выход которого подключенк (ш+2)"му входу регистра итретьему входу управляемого генератора, (с 1+1)-й выход первогосчетчика подключен к третьему входуэлемента 2-2 И-ИЛИ и (р+1)-му входу р+1-входового элемента И, выходкоторого соединен с вторыми входами первого и второго элементов И,выход первого элемента И соединен свторым и третьим входами второготриггера, первый выход которого соединен с третьим входом второго элемента И-НЕ и четвертым входом управляемого генератора, второй выходвторого триггера подключен к четвертому входу одноименного триггера,третьего триггера и элемента 2-2 ИИЛИ и пятому входу управляемого генератора, выход первого элемента НЕподключен к (и Б+р+1)"му входу коммутатора, вторым входом первого,второго и третьего счетчиков, к(и+)-му, (с 1+1)"му,(в+3)-му входамсоответственно первого и второгоблоков памяти и регистра, выходыкоторого с первого по Ю тп-й являются информационными выходами устройства, второй выход третьего триггера является выходом ошибки устройства./56 ВН Тираж 928ИИПИ Государственного комитетапо делам изобретений и открыт 3035, Москва, Ж, Раушская на дписно