Устройство формирования сигнала обратной связи в стабилизированных преобразователях

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 91 И 02 М 1 0 ОПИСАНИЕ ИЗОБРЕТЕНИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ видетельство СС 05 Р 1/44, 197 4 ь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Специальное конструкторскотехнологическое бюро геофизическойтехники(54) УСТРОЙСТВО ФОРМИРОВАНИЯ СИГНАЛА ОБРАТНОЙ СВЯЗИВ СТАБИЛИЗИРОВАННЫХ ПРЕОБРАЗОВАТЕЛЯХ(57) Изобретение относится к электротехнике, в частности к стабилизированным преобразователям с переменным.выходным напряжением или током. Цельизобретения - повьппение точности. Вустройстве осуп 1 ествляется безынер-.ционное измерение среднего значенияпеременного напряжения или тока засчет введения блока выборки и хранения и блока управления им. 4 ип,561402 1 О На фиг. изображено устройство формирования сигнала обратной связи; нл Фиг.2 - блок управления делителем частоты; на фиг.З - преобразователь кодов; на фиг.4 - временные диаграммы работы устройства.Устройство формирования сигнала обратной связи фиг.1 , вход которо - го подключен к выходу силовой части стабилизированного преобразователя, а выход - к блоку управления стабилизированным преобразователем, содержит датчик 1 выходного напряжения и тока, состоящий из шунта 2, включенного в силовую цепь нагрузки, масштабного усилителя 3, входы которого подключены к шунту 2, блока 4 . коммутации, к входам которого подключены выходы масштабного усилителя 3 и делителя 5 напряжения,. вход которого подключен к выходным выводам силовой части стабилизированного преобразователя, выпрямитель 6, выход которого соединен с первым входом цифроаналогового преобразователя ЦАП 7, а вход - с выходом блока 4 коммутации датчика 1 выходного напряжения и тока, высокочастотный задающий генератор 8, выходом подключенный к первому входу делителя 9 частоты, блок 10 управления дели телем частоты, входы которого соединены соответственно с выходами делителя 9 частоты, высокочастотного задающего генератора 8 и блока 4 коммутации, датчика 1 выходного напряжения и тока, а выход - с вторым входом делителя 9 частоты, преобразователь 11 кодов, вход которого подключен к выходу делителя 9 частоты, а выход - к второму входу ЦАП 7, блок 12 управления ключевым элементом, подключенный своими входами соответственно к выходу делителя 9 частоты и выходу высокочастотного 15 20 25 30 40 45 113Изобретение относится к электротехнике, в частности к стабилизированным преобразователям с переменным выходным напряжением или током различной формы.Целью изобретения является расширение функциональных возможностей и повышение точности устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением или током. задающего генератора 8, ключевой элемент 13, один вход которого соединенс выходом ЦАП 7, а второй - с выходом блока 12 управления ключевым 5элементом, блок 14 выборки и храненияинформации, входом подключенный квыходу ключевого элемента 13, и усилитель 15, вход которого соединен с выходом блока 14 выборки и хранения,а выход - с входом блока управления стабилизированным преобразователем.Блок О управления делителем частоты фиг.2 содержит амплитудный компаратор 16, вход которого подключен к выходу датчика 1 выходного напряжения и тока, первый одновибратор 17, входом соединенный с выходом амплитудного компаратора 16, цепь из последовательно соединенных инвертора 18 и второго одновибратора 19, вход которого подключен к выходу ам плитудного компаратора 16, логический элемент ИЛИ 20, первый вход которого соединен с выходом первого одновибратора 17, а второй - с выходомцепи, состоящей из последовательносоединенных инвертора 18 и второгоодновибратора 19, 1 К-триггер 21, выходом подключенный к входу делителя 9 частоты, К-вход которого соединенс выходом логического элементаИЛИ 20, С-вход - с выходом высокочастотного задающего генератора 8,а 1 в вх - с выходом дешифратора 22,который входом подключен к выходу делителя 9 частоты.На фиг.З представлены преобразователь 11 кодов, состоящий из программируемого постоянного запоминающего устройства 23, которое своими входами подключено к выходу делителя 9 частоты, а выходами - к входуЦАП 7, и блок 12 управления ключевым элементом, содержащий первый дешифратор 24, входы которого подключены к выходу делителя 9 частоты,второй дешифратора 25, входами под-.ключенный к выходу делителя 9 частоты, и 1 К-триггер 26, выход которогосоединен с входом ключевого элемента 13, 1-входом 1 К-триггер 26 подключен к выходу первого дешифратора24, С-входом - к выходу высокочастотного задающего генератора 8, а К-входом - к выходу второго дешифрато-.ра 25.На фиг.4 изображены временные диаграммы на отдельных элементахИ м,р ст,р 50 где Г - частота изменения младмршего разряда делителя 9частоты;Й - частота изменения старшест,пго разРяда, значение 55 которой выбирается примерно равным частоте выходно"го напряжения и тока;и - число разрядов делителя 9частоты. 3 13561 устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением и током, Здесь обоз- начено: 27 - напряжение на выходе датчика 1 выходного напряжения и тока, которое одинаково по форме и пропорционально по величине выходному напряжению или току стабилизированного преобразователя; 28 - нап ряжение на выходе выпрямителя 6;29 - выходное напряжение амплитудного компаратора 16, расположенного в блоке 10 управления делителем частоты, полученное путем сравнения на 15 входах амплитудного компаратора 16 напряженкя 27 с нулевым уровнем напряжения Бо,; 30 - напряжение на выходе логического элемента ИЛИ 20, включенного в блок 10 управления де лителем частоты, поступающее на К-вход 1 К-триггера 21, расположенного в том же блоке; 31 - напряжение на выходе первого дешифратора 24, расположенного в блоке 12 управления ключевым элементом, которое поступает на 1-вход 1 К-триггера 26;32 - напряжение на выходе второго дешифратора 25 блока 12 управления ключевым элементом, поступающее на 30 К-вход 1 К-триггера 26; 33 - напряжение на выходе дешифратора 22 блока 10 управления делителем частоты, поступающее на 1-вход 1 К-триггера 21; 34 - напряжение на выходе бло ка 10 управления делителем частоты;35 - напряжение на выходе блока 12 управления ключевым элементом, которое поступает на управляющий вход ключевого элемента 13; 36 - выходное 40 напряжение устройства формирования сигнала обратной связи в стабилизированных преобразователях с переменным выходным напряжением и током.Устройство работает следующим 45 образом.Частота импульсов, которые вьдает высокочастотный задающий генера-. тор 8, выбирается намного вьппе частоты выходного напряжения и тока. Чем выше частота высокочастотного задающего генератора 8, тем вьппе точность воспроизведения сигнала обратной связи. Во избежании временного дрейфа и нестабильности рабочей частоты высокочастотный задающий генератор 8 выполнен на базе кварцевого резонатораСигнал с высоко 40 4частотного задающего генератора 8 поступает на вход делителя 9 частоты, выполненного по схеме и-разрядного двоичного счетчика импульсов. Частота импульсов старшего разряда на выходе счетчика выбирается примерно равной частоте выходного напряжения 1,тока) стабилизированного преобразователя, а общее количество разрядов задает максимальное время преобразования ЦАП 7. Таким образом на выходе делителя 9 частоты получается п-разрядный двоичный код, который подключен к соответствующим адресным входам преобразователя 11 кодов, собранного на программируемом постоянном запоминающем устройстве. С выходов преобразователя 11 кодов на цифровые входы ш-разрядного, умножающего ЦАП 7 поступает ш-разрядный двоичный код, а вместо постоянного опорного напряжения на,соответствующий вход ЦАП 7 подается напряжение 28 с выхода выпрямителя 6, на вход которого поступает напряжение 27, являющееся выходным напряжением блока 4 коммутации датчика 1 выходного напряжения и тока. В зависимости от того, что необходимо стабилизировать, на выпрямитель 6 поступает сигнал, пропорциональный выходному напряжению, снимаемый с выхода делителя 5 напряжения, либо сигнал, пропорциональный выходному току, поступающий с выхода масштабного усилителя 3. Масштабный усилитель 3 осуществляет усиление сигнала, снимаемого с шунта 2. Выбор ЦАП 7 ведется следующим образом,Зная количество разрядов на выходе делителя 9 частоты, можно определить частоты изменения младшего разряда делителя 9 частоты из формулы(4) 50 55 5 135Затем определяют период изменения младшего разряда делителя 9 частоты, так устанавливают максимальное время преобразования ЦАП 7. Период изменения младшего разряда делителя 9 частоты является шагом измерения выходного напряжения и тока.Допустим, что в момент времени й, (фиг.4) амплитуда выходного напряжения (или тока) 27 равна нулю и в тот же момент формируется импульс в блоке 10 управления делителем частоты, разрешающий запуск счетчика импульсов делителя 9 частоты, в момент С на выходе счетчика импульсов делителя 9 частоты появляется первый и-разрядный двоичный код, который характеризует первый интервал измерения , - 1 и поступает на адресные входы программируемого постоянного запоминающего устройства 23 преобразователя 11 кодов. Этот код обеспечивает в моментна цифровых входах ЦАП 7 максимальный и-разрядный двоичный код с номером 2 , при помощи которого на выход ПП 7 "пропускается" участок синусоиды с напряжением 28 в интервале времени 1, - 1, среднее значение которого равно Б Далее напряжение .с выхода ЦАП 7 через открытый ключевой элемент 13 поступает в блок 14 хранения информации, выполненный на базе накопительного конденсатора, а затем через усилитель 15 - в блок управления стабилизированным преобразователем. В интервале временис делителя 9 частоты на входы преобразователя 11 кодов поступает второй и-разрядный двоичный код. Зная закон изменения выходного напряжения (тока во времени и величину шага между двумя точками измерения С и й, можно определить какой должна быть величина среднего значения идеального выходного напряжения 27 между. точками измерения и С с помощью формулы1 И1Б: ----11(С)с 11 (2)У1где Б - величина среднего значесрния напряжения мелку двумяточками измерения отстоящими друг от друга на расстоянии шага измерения;Б- закон изменения выходногонапряжения (тока)во времени; 6 406момент времени, соответнствующий (1+1)-й точке измерения, где 1 изменяется от 50 до и;момент времени, соответствующий д-й точке измерения.Получив величину среднего значения выходного напряжения 27 в интервале времени й - 1 при идеальнойформе выходного напряжения 27 опре -деляем с последующим округлением доближайшего значения ш-разрядного кода номер ш-разрядного двоичного ко да, соответствующего второму и-разрядному коду делителя 9 частоты, который необходимо подать на цифровыевходы ЦАП 7 в момент времени- сс выхода преобразователя 11 кодов 20 по формуле М . - номер ш-разрядного двоичного кода, соответствующего моменту временипричемдискретно изменяется от 0 до и с частотоймладшего разряда делителя9 частоты;- разрядность ЦАП 7;- коэффициент, характеризующий частное от делениясреднего значения выходного напряжения 27 между точками й,и е, и среднегозначения этого напряжения(тока) в интервале времени С, - С где Б (С -й ) - среднее значениесрвыпрямленного выходного напряжения 27 винтервале времени1 -фБ 1 - Т 1 - величина среднегоср 11значения выходногонапряжения 27 междуточками измерения 1и +1.Аналогично с помощью, формул (3) и (4) находят ш-разрядные двоичные коды, соответствующие моментам време6140 1 О 15 20 25 ЗО 35 40 45 50 55 7 35 ни С 1 Т С , 1которые подаются в последующие интервалы времени на цифровые входы ЦАП 7, обеспечивая тем самым на выходе ЦАП 7 напряжение, величина среднего значения которого равна среднему значению выпрямленного напряжения 28 в момент й-. Любое отклонение формы или величины выходного напряжения 27 фиксируется путем отклонения выходного напряжения ЦАП 7 от постоянного уровня У. Напряжение с выхода цифроаналогового преобразователя 7 через ключевой элемент 13 поступает в блок 14 хранения информации, выход которого через усилитель 15 подсоединен к входу блока управления стабилизированным преобразователем.Для получения. достоверной информации о состоянии выходного тока при использовании устройства в стабилизаторах переменного тока, работающих на нагрузку с меняющимся соз(,в устройство введены блок 1 О управления делителя частоты, который в конце каждого полупериода выходного напряжения или тока в момент времени Г-(Со ) обнуляет счетчик импульсов делителя 9 частоты, а в моментперехода выходного напряжения 27 через нуль запускает счетчик импульсов делителя 9 частоты, тем самым обеспечивая независимость контроля за величиной и Формой выходного тока от величины созч. Кроме того, блок 12 управления ключевым элементом осуществляющий управление ключевым элементом 13, обеспечивает в момент времени 1 включение ключевого элемента 13 и подключает выход ЦАП 7 к блоку 14 хранения информации, а в момент времени 1-(Г.- Т ) закрыва - ется, предотвращая разряд накопительного конденсатора в блоке 14 хранения информации, обеспечивая тем самым хранение информации о состоянии выходного напряжения и тока до момента 1 следующего полупериода выходного тока.Блок 10 управления делителем частоты (фиг.2) работает следующим образом,С выхода датчика 1 напряжения и тока напряжение 27 (фиг.4) поступает на прямой вход амплитудного компаратора 16, на инверсный вход которого подано нулевое напряжение 1 О =О. На выходе амплитудного компаратора 16 получают напряжение 29 прямоугольной Формы с периодом, равным периоду выходного напряжения или то-ка. Это напряжение поступает на входпервого одновибратора 17, которыйформирует импульсы положительной полярности по фронту выходного напряжения 29 амплитудного компаратора 16,и на вход цепи, состоящей из последовательно соединенных инвертора 18 ивторого одновибратора 19. Последнийформирует импульсы положительнойполярности по срезу выходного напряжения 29 амплитудного компаратора 16. Выходы соответственно первого 17 ивторого 19 одновибраторов подклю -чены к логическому элементу ИЛИ 20,на выходе которого формируется суммарное напряжение 30. Передний фронткаждого импульса напряжения 30 совпадает с моментом перехода выходногонапряжения или тока 27 через нуль.С выхода логического элемента ИЛИ 20напряжение 30 поступает на К-вход1 К-триггера 21, на С-вход которогоподается сигнал с высокочастотногозадающего генератора 8. С выхода дешифратора 22, на вход которого поступает и-разрядный двоичный код делителя 9 частоты, в момент времени1 в (й - 1) каждого полупериода выходного напряжения 27 на 1-вход1 К-триггера 21 поступают импульсынапряжения 33, а с выхода 1 К-триггера 21 снимается напряжение 34, которое является выходным сигналом блока 10 управления делителем частоты.Это напряжение подается на вход обнуления счетчика импульсов делителя9 частоты, чем достигается выключение счетчика в моменты -(С, - й )каждого полупериода выходного напряжения 27 и включение его в моментыпериода выходного напряжения (илитока) через нуль. Преобразователь 11 кодов (фиг.3) собран на основе программируемого постоянного запоминающего устройства 23. Запись информации в него производится на основе расчетов, сделанных по формулам (1) - (4). Преобразователь 11 кодов выдает на выходе ш-разрядный двоичный код, поступающий на цифровые входы ЦАП 7, соответствующий вполне определенному и-разрядному двоичному коду, который поступает на адресные входы програм 9 3561мируемого постоянного запоминающего устройства 23 преобразователя 11кодов с выхода делителя 9 частоты.Блок 12 управления ключевым эле 5ментом фиг.3) работает следующимобразом.С выхода делителя 9 частотыи-разрядный двоичный код поступаетна входы соответственно первого 24 10и второго 25 дешифраторов. С выхода первого дешифратора 24 в моментвремени каждого полупериода выходного напряжения 27 на 1-вход 1 К-триггера 26 подается положительный импульс напряжения 31, а с выхода второго дешифратора 25 в момент времени -(, -) каждого полупериодавыходного напряжения тока) 27, наК-вход 1 К-триггера 26 подается напря" 20жение 32. На С-.вход 1 К-триггера 26поступают сигналы с выхода высокочастотного задающего генератора 8,в результате чего с выхода 1 К-триггера 26, являющегося выходом блока 2512 управления ключевым элементом,снимается напряжение 35, котороевключает в момент времени 1, ключе."вой элемент 13, обеспечивая тем самым поступление сигнала обратной 30связи с выхода ЦАП 7 на блок 14 хранения информации и далее через усилитель 15 - в блок управления стабилизированным преобразователем., Вмомент вРемени- .(С- С ) каждогополупериода выходного напряжения27 ключевой элемент 13 выключается,обеспечивая тем самым совместно сблоком 14 хранения информации, хранение записанной"в момент С-(, -) 40информации до момента времени С,следующего полупериода выходногонапряжения 27.Таким образом, предлагаемое устройство позволяет бызынерционно из бмерять среднее значение переменногонапряжения или тока в интервале времени от Т, до йо-(С - с ),что позволяет применять его в стабилизированных преобразователях переменногонапряжения или тока.Формула изобретенияУстройство формирования сигналаобратной связи в стабилизированных 4010преобразователях с переменным выходным напряжением, содержащее последовательно соединенные стабилизированный задающий генератор, делитель частоты, преобразователь кодов, цифроаналоговый преобразователь, к умножающему входу которого через выпрямитель подключен датчик выходного параметра преобразователя, о т - л и ч а ю щ е е с я тем, что, с целью повышения точности, оно снабжено блоком выборки и хранения, блоком управления, блоком выборки и хранения, блоком управления делителя частоты, содержащим амплитудный компаратор, первый одновибратор, инвертор, второй одновибратор, элемент ИЛИ, 1 К-триггер и дешифратор, причем вход амплитудного компаратора соединен с выходом датчика выходного параметра преобразователя, вход первого одновибратора подключен к выходу амплитудного компаратора, выход - к первому входу элемента ИЛИ, выход амплитудного компаратора через последовательно соединенные инвертор и второй одновибратор соединен с вторым входом элемента ИЛИ, К-.,С-,1-входы 1 К-триггера подключены соответственно к выходам элемента ИЛИ, стабилизированного задающего генератора и дешифратора, входы которого подключены к выходам делителя частоты, выход 1 К-триггера подключен к установочному входу делителя частоты, блок управления блоком выборки и хранения цыполнен в виде первого дешифратора, второго дешифратора и 1 К-триггера, причем входы первого и второго дешифраторов соединены с выходами делителя частоты, выходы первого и второго дешифраторов подключены соответственно к 1 и К-входам 1 К-триггера. С вход которого соединен с выходом стабилизированного задающего генератора, выход 1 К-триггера подключен к управляющему входу блока выборки и хранения, информационный вход которого подключен к выходу цифроаналогового преобразователя, а выход блока выборки и хранения является выходом устройства формирования сигнала обратной связи.1356140 орректор А.Тяско Заказ 5806/50ВНИИПИ Тираж 659Государственногоделам изобретенийосква, Ж, Рауш сное Помитета СССРи открытийкая наб., д.4/5 1303 Проектная 4 но-полиграфическое предприятие роизводст горо Составитель В.Придаткедактар Н.Слобадяник Техред А.Кравчук