Статистический анализатор

Союз СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИИРЕСПУБЛИН 5421 5 ц 4 С 06 Р ТЕНИ САНИЕ И ССР,82.Р7454) СТАТИСТИЧЕСКИЙ 57) Изобретение о ислительной техни НАЛИЗАТОРсится к выи может быт делении законовых величин,спользова оп ляется повыш ения закона ие точности опр Риг ДАРСТВЕННЫЙ НОМИТЕТ СССР ЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СР 964653, кл. С 06 Р 1536, 19Авторское свидетельство СССУ 551652, кл. С 06 Р 15/36, 19 распределения случаиЦелью изобретения я пределения при малом числе измерений.Статистический анализатор содержитблок 1 памяти, элементы сравнения 2,13, 15 и 16, элемент НЕ 3, элементИЛИ 6, регистры 4, 5 и 8, формирователь 7 кода разбиения, элемент 9задержки, элемент И 10, триггер 11,вычитатель 12, счетчик 14, счетчик17, блок 18 коммутации, блок 19 нормирования, синхронизатор 20, М сумматоров 21 21 ,21 ц, М умножителей 2222 22, М сумматоров2323 23. Работа анализатораоснована на последовательном деленииинтервала анализа в отношении, определяемом числами ряда Фибоначчи, причем над частью интервала, содержащейреализацию случайного процесса, строится равномерная функция распределения. 4 ил.113Изобретение относится к вычислительной технике и может быть использовано при определении законов распределения случайных величин,Целью изобретения является повышение точности определения законараспределения при малом числе измерений.На фиг.1 приведена функциональнаясхема анализатора; на фиг.2 - функциональная схема формирователя кодаразбиения; на фиг. 3 - функциональнаясхема блока коммутации; на фиг.4функциональная схема блока нормирования.Статистический анализатор (фиг.1)содержит блок 1 памяти, элемент 2сравнения, элемент НЕ 3, регистры 4и 5, элемент ИЛИ 6, формирователь 7кода разбиения, регистр 8, элемент 9задержки, элемент И 10, триггер 11,вычитатель 12, элемент 13 сравнения,счетчик 14, элементы 15 и 16 сравнения, счетчик 17, блок 18 коммутации,блок 19 нормирования, синхронизатор20, М сумматоров 2121 21 Мумножителей 22,22 22, М сумматоров 23 ,2323, группу выходов 24. Формирователь кода разбиения (фиг.2) содержит регистр 25, вычитатель 26, элементы ИЛИ 27 и 28,регистр 29, вычитатель 30 узел 31памяти, элемент И 32, регистр 33,вычитатель 34, элемент 35 задержки,сумматор 36, регистр 37, элементИ 38, элемент НЕ 39. Блок коммутации(фиг.3) содержит регистр 40, счетчик41, элемент И 42, сумматор 43, элемент 44 сравнения, демультиплексор45. Блок нормирования (фиг.4) содержит элемент 46 задержки, элемент И47, счетчик 48, регистр 49 элемент50 задержки, умножители 51-53, делитель 54, блок 55 вычисления обратнойвеличины, регистр 56, элемент ИЛИ 57,регистр 58.Работа анализатора основана наследующих зависимостях, Функция плотности распределения имеет вид:х) = О, при ах и хЬ,где а и Ь - границы интервала возможных значений случайной величины х.Для каждой реализации х из выборки объема М строят ряд функций плот 54211 2ности ; (х) (1 = 1, К;), где К,количество разбиений исходного интервала а,Ь 1 при обработке д-й реализации. Исходный интервал Га,Ь предварительно разбивается на целое числоМ элементарных отрезков (интерваловаппроксимации) которое выбирается изнатурального ряда чисел Фибоначчи:1, 2, 3, 5, 8, 13, и т,д. При построении функций плотности используется следующее .свойство ряда Фибоначчи: фК =К, +К.(2) 15 4,(х) = с, (3)имеют одинаковый вес, Условие норми-.50 ровки при этом выполняется соответствующим выбором высоты Н;, функцииплотности (; (1=1 И)(4) где д;, - ширина интервала неопределенности для х , полученного на первом шаге разбиения. 7где К - Ь-й член ряда Фибоначчи.Работа анализатора основана напринципе асимметрии логики измерения,Алгоритм построения при этом следующий. На первом шаге исходный интер-,фвал,содержащий М=К элементарных отрезков, разбивается на две части, причемлевая часть содержит К. элементарфф 25 ных отрезков, а правая часть - К,элементарных отрезков. Часть, не содержащая реализации х;, отбрасывается, а над оставшимся интервалом неопределенности строится функция плотности ;(х), представляющая собойплотность равномерного распределениявысотой Н; Полученный интервалснова разбивается аналогичным образом, "пустая" часть отбрасывается, анад- оставшимся вкладом строится функция плотности , (х) высотой НПроцесс построения функции , (х)( = 1,К,) для -й реализации заканчивается при совпадении на очередном 4, шаге величины текущего интерваланеопределенности, содержащего реализацию х и интервала аппроксимаЬ-ации длина которого, равна -- .ФМ 45Функции плотности(5) Н" =Н,11- ) сРезультирующая плотность определяется суммированием всех функций плотности 4;(х)и н К; 10(,(х) =1,(х) =р (х),(6) 140 Анализатор работает следующим образом,Реализации исследуемой случайнойвеличины х поступают на вход .блока 1памяти и счетчика 14. Значение счетчика 14 сравнивается в элементе 16сравнения с величиной заданного объема выборки. При совпадении сигналовна входах элемента 16 сравнения наего выходе формируется импульс, запускающий синхронизатор 20. Одновременно обнуляются счетчики 14 и 17для подготовки анализатора к приемуследующей выборки.Синхронизатор 20 вырабатывает тактовые импульсы частоты Г, Г и ГИмпульсы частоты 1 поочередноопрашивают ячейки блока 1 памяти,считывая реализации хх ,.хна первый вход элемента сравнения.Рассмотрим цикл построения ряда35. функций плотности г 1; (х) Ц=1,К )для г.-й реализации случайной величины х. По импульсу частоты Г регистр 8 устанавливается в ноль, изрегистра 5 считывается предварительно занесенное значение М числаинтервалов аппроксимации и переписывается в регистр 4. При поступлениина второй вход элемента И 38 формирователя 7 кода разбиения импульса 45частоты Г , на втором входе элемента2 сравнения появляется код точки разбиения интервала анализа. Если значение х, превышает значение кода разбиения (т.е. реализация х; лежит50справа от точки разбиения), то навыходе элемента 2 сравнения появляется единица. По этому сигналу врегистр 8 записывается значение кодаразбиения с выхода формирователя 7.Если значение х; меньше значения кодаразбиения (т,е, реализация х; лежитслева от точки разбиения), то навыходе элемента 2 сравнения появляется ноль. По этому сигналу, инвертированному элементом НЕ З,значение кода разбиенн с выхода формирователя 7 записывается в регистр 4.По следующему тактовому импульсу частоты Г новое значение кода разбиения поступает с выхода формирователя 7 на вход элемента 2 сравнения. Если х, лежит справа от точки разбиения, то по единичному сигналу с выхода элемента 2 сравнения код разбиения записывается в регистр 8. Если х, лежит слева от точки разбиения, то нулевой сигнал с выхода элемента 2 сравнения, инвертированный элементом НЕ 3, записывает код разбиения в регистр 4.Таким образом, на каждом 3-и шаге разбиения исходного интервала 1 а,Ь возможных значений случайной величины х(3 = 1,К;), регистр 4 принимает значение кода конечного, а регистр 8 - уменьшенного на единицу кода начального элементарных отрезков текущего интервала неопределенности (последовательность элементарных отрезков, на которой строится 3-я функция плотности). Эти значения, изменяющиеся с частотой Г разбиения исходного интервала, поступают на вход блока 18 коммутации. Блок 18 коммутации осуществляет коммутацию ряда сумматоров 21, определяемого значениями регистров 4 и 8. Значение регистра 8 поступает на сумматор 43, увеличивается на единицу и переписывается на счетчик 41 импульсом Г(Г,) частоты Г, задержанным на время ь. Одновременно содержимое регистра 4 переписывается в регистр 40. Значение счетчика 41 подается на адресный вход демультиплексора 45. При наличии рассогласования на входах элемента 44 сравнения его выходной сигнал поддерживает элемент И 42 в открытом состоянии. Импульсы частоты 1 поступают одновременно на счетный вход счетчика 41 и на тактовый вход демультиплексора 45, подключая к информационному входу демультиплексора выход, адрес которого поступает из счетчика 41, Как только содержимое счетчика 41 достигает значения содержимого регистра 40, элемент 44 сравнения запирает своим выходным сигналом элемент. И 42 и цикл коммутации заканчивается.513Формирователь кода разбиения служит для определения текущего кодаразбиения на каждом 3-м шаге. В регистр 37 предварительно заноситсяпорядковый номер Ь исходного числа Мэлементарных отрезков из натурального ряда Фибоначчи, в регистр 25единица, в регистр 33 - число 2, Вблоке 31 памяти хранятся значениячисел ряда Фибоначчи, причем по пер, вому адресу хранится 1, по второму -1, по третьему - 2, по четвертому -3, по пятому - 5 и т.д, (т.е. адресчисла ряда Фибоначчи совпадает с егопорядковым номером). По импульсу частоты Г из регистра 37 считываетсязначение Ь. С выхода вычитателя 34значение (Ь) поступает через элемент ИЛИ 28 в регистр 29. Выход регистра 29 является адресным входомузла 31 памяти, Значение соответствующего числа ряда Фибоначчи складывается в сумматоре 36 с текущим значением регистра 8, На выходе элемента И 38, тактируемого импульсами частоты Г , формируется значение кодаразбиения,Если на выходе элемента 2 сравнения появляется ноль (т.е. реализация х, лежит слева от точки разбиения), то содержимое регистра 29уменьшается на два. Если на выходеэлемента 2 сравнения появляется единица (т.е. реализация х лежит справаот точки разбиения), то содержимоерегистра 29 уменьшается на единицу.Таким образом, на каждом 3-м шагеразбиения регистр 29 принимает значение адреса числа ряда Фибоначчи,соответствующего числу элементарныхотрезков текущего интервала неопределенности, лежащих слева от точкиразбиения этого интервала. Число поданному адресу с выхода узла 31 памяти суммируется с уменьшенным наединицу кодом начального элементар.ного отрезка текущего интервала непределенности. На выходе элементаИ 38 формируется новое значение кодаразбиения и т,д.На каждом 3-м шаге разбиения исходного интервала "а,Ь, значения кода конечного и уменьшенного на единицу кода начального элементарных отрезков текущего интервала неопределенности из регистров 4 и 8 поступают на входы вычитателя 12, тактируемого импульсами частоты Г ( ) . 54211Значение с выхода вычитателя 12 сравнивается с единицей в элементе 13сравнения. Равенство единице сигнала 5с выхода вычитателя 12 означает совпадение текущего интервала неопределенности с одним из элементарных отрезков. При этом на выходе элемента13 сравнения появляется единица.1 О Триггер 11, предварительно установленный в единицу импульсом частотыГ перебрасывается в нуль и запирает элемент И 10, не пропуская импульсы частоты Г(,), управляющие 15 работой блока 18 коммутации. Крометого, нулевой сигнал с выхода триггера 11 запирает элемент И 32 формирователя 7. Элемент 35 задержки необходим для предотвращения ложного о срабатывания формирователя 7 послеокончания процесса разбиения исходного интервала формирователя 7 послеокончания процесса разбиения исходного интервала для -й реализации. Та ким образом, количество импульсовчастоты Г(Г, ), прошедших черЕз элемент И 10, соответствует числу К;разбиений исходного интервала приобработке д-й реализации. Работа блока 18 коммутации и формирователя 7прекращается до прихода следующегоимпульса частоты Г, который считывает из блока 1 памяти очередную (+1)-юреализацию случайной величины х иснова перебрасывает триггер 11 в единицу, подготавливая анализатор к обработке следующей реализации хВ каждом 3-м цикле коммутации рядасумматоров 21, что соответствует 4 П 3 му шагу разбиения исходного интервала а,Ь, на информационный входдемультиплексора 45 блока коммутациипоступает значение К" условной высоты функции плотности ; (х). Условнаявысота К; (3 = 1,К,) выражена в единицах фактической первой начальнойвысоты Н; , т.е. К, = 1, К, = К;,кффЪк- - К = К1 (Тогда выражение (5) принимает видН = Н;, К;, (8)Значения К, ( = 1,К,) поступаютиз регистра 56 блока 19 нормирования19 (фиг,4),Перед началом работы анализаторав регистр 58 заносится единица, а навторой вход умножителя 51 подают зна 7 13542 чение числа реализаций М. Формирование условных высот К; (1 = 1,К;) происходит следующим образом. Импульс частоты Г считывает единицу из регистра 58 через элемент ИЛИ 57 з ре 5 гистр 56. Импульс частоты Г (ь,) считывает содержимое регистра 56 на информационный вход демультиплексора 45 блока коммутации. Таким образом, на первом шаге К;, = 1. На втором шаге разбиения на первый вход умножителя 52 поступает задержанное на один период следования импульсов частоты Е значение Й; на второй вход умно жителя 52 поступает значение К;, = 1 с выхода регистра 56, Величина Й К1 поступает на вход делимого делителя 54, на вход делителя которого поступает величина текущего интервала не определенности Й;, На выходе делителя 54 формируется значение К;Й= К;, в в , которое через элемент ИЛИ 57 переписывается в регистр 56, Таким образом, на каждом 1-м шаге разбиения для д-й реализации в регистре 56 формируются соответствующие условные высоты К функций (; (х) согласно (7). По окончании обработки -й реализации очередной импульс частоты Гз считывает единицу из регистра 58 в регистр 56, в регистре 56 появляется величина К( = 1, и блок нормирования готов к формированию условных высот для (1+1)-й реализации. Перед началом каждого -го цикла разбиений (1 = 1,М) импульс частоты Г обнуляет сумматоры 21. По окон О чании -го цикла разбиений, накопленная в сумматорах 21 условная функция плотности у; (х) нормируется умножением на величину фактической первой начальной высоты Н соглас1 но (8).Величина Н определяется следующим образом. По импульсу частоты й обнуляется счетчик 48. Кроме того, этот импульс, задержанный элементом 46 задержки, поступает на первый вход элемента И 47, на второй вход которого в этот момент времени поступает значение интервала неопределенности Й; полученного на первом шаге разбиения. Величина Й записывается в регистр 49, На выходе умножителя 51 формируется значение ЙИ. В счетчике 48 подсчитывается значение К; 118числа разбиений интервала а,Ь 1 при обработке 1.-й реализации, совпадающее с числом импульсов й ( ь,), При появлении единицы на выходе элемента 13 сравнения, на выходе умножителя 53 формируется значение И К; Й . С выхода блока 55 вычисления обратной1 величины значение Н = ---- посИ К Йтупает на первые входы умножйтелей 22,Таким образом, на выходах умножителей 22 формируются значения функции плотности ;(х) ( = 1,И), поступающие в сумматоры 23, где подсчитываются значения результирующей плотности распределения(х) согласно (6). По окончании обработки всех И реализаций выборки, на счетный вход счетчика 17 поступает (И+1)-й импульс частоты Г, На входах элемента 16 сравнения появляется единичный сигнал, который поступает на вход останова синхронизатора. Кроме того, обнуляются сумматоры 23 для подготовки анализатора к приему следующей выборки.Формула изобретенияСтатистический анализатор, содержащий синхронизатор, умножитель, вычитатель, два сумматора, элемент И и элемент НЕ, о т л и ч а ю щ и й с я тем, что, с целью повышения точности определения закона распределения при малом числе измерений, в него введены блок памяти, первый и второй счетчики, четыре элемента сравнения, три регистра, элемент задержки, триггер, элемент ИЛИ, (М) умножителей (М - натуральное число интервалов аппроксимации), (2 М) сумматоров, блок коммутации, содержащий регистр, счетчик, элемент сравнения, элемент И, сумматор и демультиплексор, блок нормирования, содержащий три регистра, три умножителя, два элемента задержки, счетчик, блок вычисления обратной величины, элемент ИЛИ, формирователь кода разбиения, содержащий четыре регистра, три вычитателя,два элемента И, два элемента ИЛИ, элемент задержки, элемент НЕ, узел памяти и сумматор, причем в блоке коммутации выход регистра соединен с первым входом элемента сравнения, выход которого соединен с первым входом элемента И, выход которого соединенгистра, выход которого соединен с вторым входом третьего умножителя, в формирователе кода разбиения выход первого регистра соединен с. входом уменьшаемого первого вычитателя, вход вычитаемого которого соединен с выходом второго регистра и входом уменьшаемого второго вычитателя, выход первого вычитателя соединен с первым входом первого элемента ИЛИ, второй вход первого элемента ИЛИ соединен с выходом второго элемента ИЛИ, а выход - с входом третьего регистра выход третьего регистра соединен с входом уменьшаемого третьего вычитателя, входом вычитаемого второго вычитателя и с адресным входом узла памяти, выход которого соединен с первым входом сумматора, выход которого соединен с первым входом первого элемента И, выход элемента задержки50 соединен с первым входом второго элемента И, выход которого соединен с синхронизирующим входом третьего вычитателя и с входом элемента НЕ, вход вычитаемого третьего вычитателя55 соединен. с выходом четвертого регистра, а выход - с первым входом второго элемента ИЛИ, второй вход второго элемента ИЛИ соединен с выходом д 10 со счетным входом счетчика и синхронизирующим входом демультиплексора, адресный вход которого соединен с вторым входом элемента сравнения и5 подключен к выходу счетчика, информационный вход счетчика соединен с выходом сумматора, первый вход которого является входом единичного потенциала анализатора в блоке нормирова ния выход первого элемента задержки , соединен с первым входом элемента И, выход которого соединен с входом первого регистра, выход которого соединен с первым входом первого умножите,пя, выход которого соединен с первым информационным входом второго умно- жителя, второй информационный вход которого соединен с выходом счетчика, а выход - с входом блока вычисления обратной величины, выход второго элемента задержки соединен с первым входом третьего умножителя, выход которого соединен с входом делимого делителя, выход делителя соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго регистра, а выход с информационным входом третьего ре-,второго вычитателя, ыход элемента НЕ соединен с синхронизирующим входом второго вычитателя, вход записи блока памяти соединен со счетным входом первого счетчика и является информационным входом анализатора, выход блока памяти соединен с первым входом первого элемента сравнения, второй вход которого соединен с первым входом элемента ИЛИ, с информационным входом первого регистра и с выходом первого элемента И формирователя кода разбиения, выход первого элемента сравнения соединен с входом элемента задержки формирователя кода разбиения, с входом разрешения записи первого регистра и входом элемента НЕ, выход элемента НЕ соединен с входом разрешения записи второго регистра, выход которого соединен с входом уменьшаемого вычитателя и с информационным входом регистра блока коммутации, информационный вход второго регистра соединен с выходом элемента ИЛИ, второй вход элемента ИЛИ соединен с выходом третьего регистра, выход первого регистра соединен с вторым входом сумматора формирователя кода разбиения, с входом вычитаемого вычитателя и с вторым входом сумматора блока коммутации, выход вычитателя соединен с входом делителя блока нормирования, с входом второго элемента задержки блока нормирования, с вторым входом элемента И блока нормирования и с первым входом второго элемента сравнения, второй вход которого является входом единичного потенциала анализатора, выход второго элементаосравнения соединен с тактовым входом второго умножителя блока нормирования и с входом триггера, выход которого соединен с вторым входом второго элемента И формирователя кода разбиения и с первым входом элемента И, выход элемента И соединен с вторым входом первого элемента И формирователя кода разбиения и с входом элемента задержки, выход элемента задержки соединен с тактовым входом вычитателя, с входом разрешения записи регистра блока коммутации и счетчика блока коммутации, с входом разрешения считывания второго регистра блока нормирования и со счетным входом счетчика блока нормирования, выход счетчика соединен с первым входом третьего элемента сравнения, выход которо 1113542 го соединен с входом установки в 0" первого счетчика, с входом запуска синхронизатора и с входом установки в 0 второго счетчика, вход третьего5 элемента сравнения соединен с первым входом четвертого элемента сравнения, с вторым входом первого умножителя блока нормирования и является входом задания объема выборки. анализатора, выход счетчика соединен с вторым входом четвертого элемента сравнения, информационный вход демультиплексора блока коммутации соединен с вторым выходом третьего умножителя блока нормирования и выходом второго регистра блока нормирования, первый выход синхронизатора соединен с вторым входом элемента И блока коммутации, второй выход синхронизатора соединен с вторым входом элемента И, третий выход синхронизатора соединен с входом разрешения считывания блока памяти, с входом разрешения считывания третьего регистра, с входом разрешения считывания первого регистра формирователя кода разбиения, с входом 1112установки в 0 первого регистра, со счетным входом второго счетчика, с входом первого элемента задержки блока нормирования, с входом установки в "0" счетчика блока нормирования, с входом разрешения считывания третьего регистра блока нормирования и с входом установки в 0 д-го (=1 М) сумматора, информационный вход которого соединен с соответствующим выходом демультиплексора блока коммутации, первый вход -го умножителя соединен с выходом блока вычисления обратной величины блока нормирования, выход -го сумматора соединен с вторым входом соответствующего умножителя, выход четвертого элемента сравнения соединен с входом останова синхронизатора, с входом установки в "0" (д+М)-го сумматора, информационный вход (д+М)-го сумматора соединен с выходом -го умножителя, выход (д+М)-го сумматора является выходом -го значения функции распределения анализатора.1354 г 11 из 5 ычитапеля Т Корректор Л,Пилипе Редактор Г.Волкова аказ 5696 4 71 Подпис омитета СС но и открытиикая наб., д ауш Производственно-полиграФическое предприятие, г. Ужгород, ул. Проектна Ысра Дю 4 оставитель В,Ор ехред Л.Олийнык Тираж ВНИИПИ Государстве по делам изобре 3035, Москва, Ж,