Коррелятор

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСН ИХРЕСПУБЛИН 9) (1) А 6 Г 15 3 51) Дат;. 13 САНИЕ ИЗОБРЕТЕНИ ст- игв ко В 17ститут электрон.Н.Лапе тр ыидетельство СССР06 Р 15/336, 1982347580,опублик. 1982. е с ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Московский иной техники(57) Изобретение относится к вычтельной технике, в частности к уройствам статической обрабЬтки сналов, и может найти применениереляционно-экстремальных системахЦель изобретения - повьппение бысдействия. Изобретение позволяетчислять отсчеты функций коррекцисвертки двух дискретизированныхналов, Коррелятор производит вычнис: одновременно с приемом входиИзобретение относится к вычислительной технике, в частности к устройствам статистической обработки сигналов, и может найти применение вкорреляционно-экстремальных системах. 5Цель изобретения - повышение быстродействия.На фиг.1 представлена структурная схема коррелятора на фиг.2 -Э10структурная схема блока синхронизации на фиг.З - структурная схемакоммутатора сигналаф на фиг.4 - структурная временная диаграмма работыкоррелятора в режиме вычисления свертки, на фиг.5 - временная диаграммаработы коррелятора в режиме перезаписи исходных данных и вычислениякорреляции,Коррелятор (фиг.1) содержит коммутатор 1 эталона, коммутатор 2 сигнала, регистры 31, , З.И сигнала,элементы И 4.1, ; 4.И, регистры5,1 5,И эталона, умножители6,1, , 6.И, сумматор 7, блок 8синхронизации, входы 9 и 10 сигналаи эталона соответственно, входы 1113 - начальной установки, тактовыйи задания режима работы соответствен-но, 14, 15, 16, 17. 1 17.И - выходы блока 8 синхронизации.Блок 8 синхронизации (фиг.2) содержит триггер 18, элемент И-НЕ 19,элемент ИЛИ 20, сдвиговый регистр 21, .элемент И 22, триггер 23, элементИЛИ-НЕ 24 и элемент НЕ 25. 35Коммутатор сигнала 2 (фиг.З) содержит элементы И 26,1.26,И,первый дешифратор 27, элемент ИЛИ 28,первый элемент И 29, второй дешифратор 30, второй элемент И 31, многовходовый элемент ИЛИ 32 и третий элемент И 33. Режимы работы коммутатора 1 этало. на и,коммутатора 2 сигнала показаны 45 в табл.1 и 2 соответственно. Таким образом, получаем зависимость выходного сигнала от входных:для коммутатора 1 эталонаУ = ЧА+ Чф Вдля коммутатора 2 сигналаЧ=Ч 1 т.В+Ь 1 Л 2+Л Ч 2 Б 1 Б 2,Б, И).А+Л У 2(Б,1,82Б ИВ И+Б;1Б 2Б, И 0 (И)+Б 1 Б 2Б,.Коррелятор. работает в двух режимах: вычисление свертки и вычисление корреляции сигнала и эталона, представленных И отсчетами.Вычисление свертки происходит сог. ласно временной диаграмме, изобра" женной на фиг,4, при этом в скобках обозначены номера входов Коррелятора и выходов блока 8 синхронизации,Сигналы начальной установки (вход 11) и режима (вход 13), поступление отсчетов сигнала и эталона, а также коммутации внутри коррелятора тактированы синхросигналами, поступающими на вход 12 коррелятора.Режим вычисления свертки задается . подачей единичного логического сигнала на вход 13 коррелятора, который блокирует триггер 23 в единичном со" стоянии,Перед выдачей отсчетов сигнала и эталона устройство, формирующее эти отсчеты, посылает на вход 11 начальной установки импульс с целью обнуления триггера 18 и сдвигового регистра 21, После окончания сигнала начальной установки на входы 9 и 10 поступают отсчеты сигналов Ь(д=0,1,И) и эталона а, (=0,1 И). В соответствии с сигналами на выходах блока 8 (фиг.4 и табл.1 и 2), коммутатор 1 эталона и коммутатор 2 сигнала находятся в состоянии, при3 130903 котором отсчеты сигнала поступают на на вход П регистров 5.1,.., 5.М.Во время поступления первых отсчетов (а, ЬВ) по отрицательному фронту синхросигнала в первый разряд сдвиго 5 вого регистра 21 записывается логическая единица, которая разрешает работу умножителя 6.1 и записывает отсчет эталона .а в регистр 5.1. В это же время первый отсчет сигнала Ь заносится в регистр сигнала 3.1. На выходах 172 17.М блока 8 установлены логические нули, которые запрещают работу умножителей 6.2 6.М. В результате на выходе суммато ра 7 получаем первый отсчет свертки С=аЬС приходом вторых отсчетов сигнала Ъ 4 и эталона а, содержимое первого разряда сдвигового регистра 21 пеО реписывается во второй, а в первый разряд повторно заносится единица. Таким образом, на выходе 17.1 блока 8 остается .логическая единица, а на выходе 17.2 происходит изменение со стояния из нуля в единицу. В результате отсчет эталона а, записывается в регистр 5,2, отсчет сигнала Ь переписывается в регистр 3.2, в регистр 3.1 заносится отсчет Ь, и разрешает-ЗО ся работа умножителей 6.1 и 6.2. Сле-, довательно, на выходе сумматора 7 получаем отсчет свертки С = Ь;а; 1=0При смене сигнала нли эталона устройство, формирующее отсчеты а;, Ьдолжно подать импульс на вход начальной установки 11 коррелятора.Вычисление корреляции осуществляется согласно временной диаграмме,изображенной на фиг.5 (в скобках Обозначены номера входов коррелятора ивыходов блока 8 синхронизации).Режим вычисления корреляции задается подачей нулевого логическогосигнала на вход 13 коррелятора отустройства, формирующего отсчеты сигнала и эталона.Запись исходных массивов а; и Ь;(интервал ,;) происходит какпри вычислении свертки,В момент времени с (фиг.5) на выходе У.М сдвигового регистра 21 устаадьо в аь,+а,ЬаЬ+ аЬ,+ аь С,=а Ь+ аЬ,35Данные процедуры повторяются аналогичным образом. При этом последовательно включаются умножители 6.3,6.М, отсчеты эталона а; записываются в регистры 5.д, а отсчеты сигОнала заносятся в многоразрядный сдвиговый регистр, образованный регист;рами сигнала 3. 1, , З,М.На выходе сумматора 7 последовательно получаем величины 45 С.= а,Ь+ а,Ь. +++ а.Через М тактов на выходах 1.1,17.М будут установлены логические единицы. Логическая единица с вы 8 4хода 17,М через элемент НЕ 25 устанавливает логический ноль на входе сдвигового регистра 21 и переключает триггер 18 в единичное состояние. В результате этого коммутаторы 1 и 2 переключаются в соответствии с табл. и 2, а сигнал с выхода элемента И-НЕ, 19. запрещает прохождение сигналов на тактовые входы регистров 5.1 5.М. Следовательно, регистр сдвига 21, начиная с выхода 17.1, заполняется логическим нулем, и умножители 6.1 6.М последовательно отключаются, начиная с 6.1. Регистры 3,1,З.М и коммутатор 2 осуществляют циклический сдвиг вправо отсчетов сигнала, а отсчеты эталона остаются неподвижны. На выходе сумматора 7 последовательно получаем отсчеты евер" тки.После вычисления С сдвиговый регистр 21 начинает заполняться единицей, а состояние триггеров 18 и 23 не изменяется. Следовательно, опять получим отсчеты С С .Таким образом, в цикле получаем отсчеты свертки сигнала и эталона1309038 К = Ь,аВ., Ь а +Ь,а К= Ь,ад+ Ь а++ и 1 на ф 50 новлена логическая единица, котораястробирует элемент И 22. Вследствиеэтого по переднему фронту синхросигнала происходит переключение триггера 18 в единичное состояние, а триггера 23 - в нулевое состояние, что всвою очередь вызовет обнуление сдвигового регистра 21 и переключениекоммутаторов сигнала и эталона в соответствии с табл.1 и 2. В результате отсчеты сигнала Ь, переписываютсяв регистры 5., а отсчеты эталона врегистры 3.1. . . 3,Н. При этом по.лучаем результат как на интервалеС,1 (фиг.4) в случае, если бы 15на вход 9 подать отсчеты эталона а 1,а .на вход 10 - отсчеты сигнала ЬСледовательно, в интервале, ,Д(фиг,5) на выходе сумматора 7 получимотсчеты корреляции сигнала и эталона 20 К,=Ьа,+Ьа, ++Ь,а,.В момент времени й (фиг,5) на вы ходах 17.1 17.Б устанавливаются логические единицы. Логическая единица с выхода 17.И через элемент НЕ 25 устанавливает логический ноль на входе сдвигового регистра 21 и переключает триггер 23 в единичное состояние. По регистру 21 сдвига, начиная с выхода 17, 1, распространяется логический ноль, умножители 6.1 6.В последовательно отключаются, начиная 40 с 6. 1. Регистры 3.13.Н и коммутатор 2 осуществляют циклический сдвиг вправо отсчетов эталона а а отсчеты сигнала в регистрах 5.1 5.0 остаются неподвижны, 45Аналогично вычислению свертки на выходе сумматора последовательно почучаем отсчеты корреляции Кян.з - Ьн 2 ао + Ьн, а 4955К= Ь, ао.В интервале времени от С 4 (фиг.5)до момента вычисления Кнеобходимо установить логическую единицу на входе 13. В результате после вычисления К в сдвиговом регистре 21 начинает, распространяться единица, а состояние триггеров 18 и 23 не изменяется. Следовательно, опять получим отсчеты В , К,Таким образом, в цикле получаем отсчеты корреляции сигнала и эталонай-К= , Ьа; При вычислении свертки и корреляции одних и тех же массивов сигнала и эталона сначала вычисляют свертку, затем устанавливают логический ноль на входе 13 режима и вычисляют корреляцию. Повторная подача нуля на вход 13 режима после вычисления К, восстанавливает режим вычисления свертки..Вычисление автокорреляции (авто- :свертки) осуществляется при закороченных входах 9 и 10. Формула изобретения Коррелятор, содержащий коммутатор эталона, Я последовательно соединенных регистров сигнала, Я регистров эталона, Ю умножителей, Я элементов; И, сумматор, выход которого является, выходом коррелятора, каждый 3.-й (3.= 1,2 И) информационный вход сумматора соединен с выходом соответствующего -го умножителя, первые входы всех умножителей подключены к выходу соответствующего регистра сигнада, вторые входы умножителей подключены к выходу соответствующего регистра эталона, первый информационный вход коммутатора эталона является первым информационным входом коррелятора, о т л и ч а ю щ и й с я тем, что,.с целью повышения быстродействия, в него введены коммутатор сигнала и блок синхронизации, первый, второй и третий входы которого являются входами начальной установки, тактовым и задания режима работы коррелятора соответственно, синхровходы регистров сигнала соединены с вторым входом блока синхронизации, информационный вход первого регистра сигнала подключен к выходу коммутатора сигнала, ь-й информационный вход группы которого соединен с выходом -го регистра эталона, -й вход уп13090 ТаблицаВход управления 0 В Таблица 2щ атВ дВходы управления1 1 Сигнал на выходе 71 72 8.1 8,28, 8 н)8(М) 8,Н1ОяО О 0/ 0 0 0 1 0 1 1 00 0 О. (0-1) Пе (Б) 0 О 1 О 1 0 0 0 01 0 0 0 О 1 ве 1 11 0 1 1 1 1 0 11 1 А1 О 1- любое состояние равления группы коммутатора сигналасоединен с первым входом -го элемента И, с третьим входом ь-го умнокителя и подключен к -му выходу группывыходов блока синхронизации, четвертый выход которого соединен с вторымивходами всех элементов И, выход д-гоэлемента И подключен к синхровходуд-го регистра эталона, информацион,ные входы всех регистров эталона сое динены с выходом коммутатора эталона,второй информационный вход которогоподключен к выходу Н-го регистра сигнала и к (И+1)-му инфомационномувходу коммутатора сигнала, (К+2)-й 15информационный вход которого является вторым информационным входом коррелятора, а (0+1)-й управляющий входкоммутатора сигнала соединен с пятым,0 0,38 8выходом блока синхронизации,шестой выход которого подключен к третьему управляющему входу коммутатора эталона и к (И+2)-му управляющему входу коммутатора сигнала.ююф О цС 4 ююставитель Е.Ефимовахред Я.Ходаиич Корректор М.Пожо Редактор А.Ворович аз 800/ Подпистета СССРткрытииая наб., д. Г Н о и Р и по3035 Производственно-полиграФическое предприятие, г.Ужгород, ул.Проектная,4 Тираж 673 сударственно лам изобрете осква, Ж,Ъс Ю 14 1, 1, 14, 1 в ю 4 1 1 ю