Устройство цифроаналогового преобразования

СОЮЗ СОВЕТСНИКЦ 1 Л амчепекРЕСПУБЛИК 14 Н 03 М 16 САНИЕ ИЗОБРЕТЕН ЛЬСТВ ВТОРСКОМУ С личи налог разоваБ.Смоло 7-9,рифметико-л второго ко оляют учитыгического устроиств мутатора ать откл которые п пение реальных алогового претельство СССР3 М 1/66, 15.08.84.ФРОАНАЛОГОВОГО ПРЕвесов разряд образователя ствующих вес тельного код зования вход сигнал. 1 з.п в цифроа от требу м избытов проц Авторское свидВ 1221754, кл. Н(57) Изобретениевычислительной и мых, соответ ного иэмериссе преобрав аналоговый ого кодаф-лы, 4 относится к област цифровой измерител табл ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ.801257848 А 1 нои техники и может быть использовано для преобразования цифровых вен в аналоговые, Изобретение позволяет повысить точность цифроаналогового преобразования эа счет улучшения линейности характеристики преобразования, Повышение линейности характеристики преобразования обеспечивается с помощью введенных35 Изобретение относится к вычислительной и цифровой измерительной тех.нике и может быть использовано дляпреобразования цифровых величин ваналоговые.Цель изобретения - повышение точности за счет улучшения линейностихарактеристики преобразования,На фиг, 1 приведена функциональная схема устройства цифроаналогового преобразования, на фиг. 2 - функциональная схема блока управления,на фиг. 3 и 4 - граф-схема алгоритма работы устройства.Устройство цифроаналогового преобразования (фиг. 1) содержит арифметико-логическое, устройство 1 (АЛУ),шины 2 преобразуемого кода, первыйи второй цифровые коммутаторы 3 и 4(РГ), постоянное запоминающее устройство 7 (ПЗУ), оперативное запоминающее устройство 8 (ОЗУ), цифроаналоговый преобразователь 9 (ЦАП),блок1 О аналогового запоминающего устройства (БАЗУ), блок 11 сравнения (БС),регистр 12 последовательного приближения (РПП), регистр 13 сдвига (РГС),блок 14 управления. (БУ), выходнуюшину 15 устройства, первую и вторуюуправляющие шины 16 и 17, которыеподключены к первому и второму входам блока 14 управления, шину "Запуск", которая подключена к третьему входу блока 14 управления . Последний имеет также четвертый и шестой входы 18 и 19 и четырнадцать выходов 20-33Блок 14 управления содержит первый и нторой регистры 34 и 35, генератор 36 тактовых импульсов и постоянное запоминающее устройство 37. Цифроаналоговый преобразователь 9 предлагаемого устройства должен быть выполнен на основе избыточных измерительных кодов (ИИК) .Наличие в разрядах преобразователя, построенного на основе ИИК, отклонений весов разрядов от требуемых значений н определенных пределах не приводит к разрывам выходной характеристики, хотя последняя будет иметь скачкообразный характер . Например, при построении ЦАП на основе кода "золотой" пропорции, либо фибоначчи "разрывов" выходной характеристики не будет, если веса разрядов 30 40 45 50 55 изготанливать с погрешностью не хуже23,67,Предлагаемое устройство функционирует н двух режимах: поверки и нецосредственного цифроаналогового преобразования с коррекцией,В режиме поверки определяются коды реальных значений весов разрядовЦАП 9, причем разряды делятся нагруппу старших (поверяемых) и на группу младших (неповеряемых) разрядов.Такой подход справедлив при формировании весов разрядов с одинаковойотносительной погрешностью о . В этослучае абсолютные отклонения 4 Я, оттребуемых значений Я,р для старшихразрядов будут большими, а для младших - малыми. Поэтому коды реальныхзначений весов младших разрядов Кр.,1полученные после изготовления устройства, записываются в ПЗУ 7 и используются при функционировании.Определение кодов КР реальныхзначений весов разрядов производится только для группы иэ п старшихразрядов, Значения п 1 определяютсяиз условия где и - количество разрядов ЦАП;ьЯ - отклонение от требуемого, - значения (-Г+1)-го разряда;ЯР 1 - значения первого и второго1младших разрядов соответственно,Коды реальных значений весов старших разрядон определяются в результате поверки и хранятся в ОЗУ 8. Определение кодов реальных значенийвесов К начинается с (11-в+1)-гоРразряда и осуществляется последовательно от младших разрядов к старшим. Регистр 13 сдвига обеспечиваетвключение поверяемого разряда, С выхода ЦАП 9 аналоговая величина Япоступает в БАЗУ 10 и запоминается,Затем осуществляется процесс поразрядного уравновешивания сигналаЦР компенсирующим сигналом Ас запрещением включения поверяемого разряда, Одновременно с этим вАЛУ 1 формируется код реального значения веса Кр , который записы 1-1 и 4нается в ОЗУ 8,При определении кодон реальныхзначений весов последующих разрядовиспользуются реальные значения ве 1257848сов кодов, хранимые в ПЗУ 7, а также определенные в результате поверки и записанные в ОЗУ 8. Процесс поверки на этом заканчивается.В режиме непосредственного преобразования участвуют все блоки устройства за исключением БАЗУ 10, БС 11, РГС 13. Входной код, поступающий на входные шины 2 устройства, записывается во второй. регистр 6, преобразуется при помощи АЛУ 1, ПЗУ 7, ОЗУ 8, РПП 12, РГ 5, ЦК 3, ЦАП 9 в выходной аналоговый сигнал А Выходной сигнал А ,1 снимается с выхода 15 устройства.Работа устройства в режиме поверки осуществляется следующим образом,По сигналам БУ 14 происходит обнуление РГ 6, установление в начальное состояние РПП 12, запись исходного кода в РГС 13, ЦК 3 коммутирует на вход ЦАП 9 выход РГС 13. На выходе ЦАП 9 появляется аналоговый сигнал Яр, который поступает на вход БС 11, запоминается в БАЗУ 1 О. Процесс уравновешивачия р , выходным компенсирующим сигналом ЦАП 9 А происходит по методу поразрядного кодирования, Запрещение включения поверяемого разряда осуществляется в результате анализа выходного сигнала БС 11. Сигнал 29 БУ 14 задает выбор ячейки ПЗУ, содержимое которой поступает на вход АЛУ 1. Формирование кода реального значения веса происходит в АЛУ 1, Код, сформированный в АЛУ 1, через ЦК 4 поступает на вход РГ 6 и записывается в него под действием сигнала 31 БУ 14. По сигналу БУ 14 этот код переписывается в ОЗУ 8, На этом процесс поверки (лт+ 1) -го разряда заканчивается .Далее по командам БУ 14 обнуляется РГ 6, производится сдвиг РГС 13 и выполняется поверка следующего 1 старшего разряда, Получение реального веса (ь-и+2) -го разряда проис- г х одит аналогично описанному, Процессповерки заканчивается после определения кодов реальных значений весоввсех старших разрядов.5 В режиме непосредственного преобразования устройство функционируетследующим образом,Входной код К записывается ЦК 4при помощи РГ 6 и сигналов БУ 14 исравнивается при помощи АЛУ 1 с кодом реального веса старшего разрядаКр. При сравнении анализируется сигнал переноса 2 АЛУ 1, который находится в режиме вычитания. Причемсигнал переноса 2 . определяется следующим выражением:1, если К КрО, еслиК)КрЕсли 2= О, то содержимое РГ 6не изменяется, а в РПП 12 записывается ноль при помощи БУ 14.Если 2 = 1, то результат К -Крп(дальнейшее сравнение производитсяс остатком К-К) записывается в РГ 4,а в РПП 12 записывается единица.Далее код К сравнивается с кодомреального веса Кр, следующего разряда. В дальнейшем преобразованиевходного кода К в рабочий код КрЗ 0 происходит аналогично. Заканчиваетсяпроцесс после о - го сравнения содержимого РГ 4 с кодом реального весамладшего разряда Кр , В результатев РПП 12 сформируется рабочий код35 Крак, который по сигналу БУ 4 перепишется в РГ 5, после чего на выходе 15 устройства появится аналоговая величина ьх40 На этом цифроаналоговое преобразование входной величины заканчивается.Необходимые для управления функционированием устройства цифроанало гового преобразования управляющие иусловные сигналы, соответствующие граф-схеме алгоритма (фиг. 3 и 4), приведены в таблице для о =5, щ= 2,1257848 Примечание о лок ежим 1 При верк Ри К=1 - разрешеие преобразования 18 игнал перено 9 Вых игнал При раз включ рес ЦК ри У =1 - коммутиуется вход 2 мпульс записиГ 6 нуление РГ 6 27 Т анись-считыванЗУ 8 и У 4 =1 - эапи 3 выборк Выборка ПЗУ 7 и ОЗУ 8 При У ПЗУ 7У Режи При ние- вычита У =0 - запись 3 ная установк Н ес ЦК 3 При У, =1руется РГ г иг РГС 13 борка БАЗУ 10 боэна- Наименование сигнаения, лов у Адрес ПЗУ Режим РГ 5Синхроимпульс РПП 1 Информационный вход РПП 12 У" У 101 100 011 010 001- 5-й разряд - 4-й разряд - 3-й разряд - 2-й разРяд - 1-й разрядПри данной разрядности управляющий адресный сигнал У будет состоять йэ трех сигналов У У У приь й чем код реального значения веса старшего (первого) разряда будет записан по адресу 101 (7 1. У, О, У .1) а код требуемого значения веса младшего (пятого) разряда будет записан по адресу 001 (У =1; 7, =0; У =0), Алгоритм состоит из (см. фиг. 3 и 4):1вершин 1-2 - обнуление РГ 6, начальная установка РГС 13, выборка БАЗУ 10;вершин 3-15 - кодирование 1 с запретом,вершины 16 - запись Кр, в ОЗУ 8,"вершин 17-18 - обнуление РГ 6, сдвиг РГС 13, выборка БАЗУ 10;вершин 19-32 - кодирование 4 с запретом;вершины 33 - запись Кр в ОЗУ 8;вершины 34-35 - коммутация входа 2 устройства, подача импульса записи в РГ 6;вершин 36-56 - непосредственное цифроаналоговое преобразование.Формула изобретения1. Устройство цифроаналогового преобразования, содержащее цифроана логовый преобразователь, выход которого является выходной шиной устройства и подключен к первому входу блока сравнения и информационному входу блока аналогового запоминающего уст ройства, выход которого подключен к второму входу блока сравнения, управляющий вход - к первому выходу блока управления, второй выход которого подключен к первому входу ре гистра сдвига, выходы которого подклЮчены к первым информационным входам первого цифрового коммутатора, выходы которого подключены к входам цифроаналогового преобразователя, 45 вторые информационные входы подключены к выходам первого регистра, .управляющий вход которого подключен к третьему выходу блока управления, четвертый выход которого подключен 50 к управляющему входу первого цифрового коммутатора, пятый выход - к второму входу регистра сдвига и первому входу регистра последовательного приближения, шестой и седьмой вы ходы - к второму и третьему входам регистра последовательного приближения восьмой выход подключен М первому управляющему входу оперативного запоминающего устройства, выходыкоторого объединены с выходами постоянного запоминающего устройства,первый управляющий вход которогообъединен с вторым управляющим входом оперативного запоминающего устройства и подключен к девятому выходу блока управления, десятые выходыкоторого подключены к адресным входам, постоянно го и оперативного запоминающих устройств, одиннадцатый и двенадцатый выходы - к первому и второму управляющим входам второго регистра, первый и второй входы блокауправления являются первой и второйуправляющими шинами, третий вход является шиной "Запуск", о т л и ч аю щ е е с я тем, что, с целью повышения точности за счет улучшениялинейности характеристики преобразования, введены арифметико-логическое устройство и второй цифровойкоммутатор, управляющий вход которого подключен к тринадцатому выходублока управления, первые информационные входы являются шинами преоб,разуемого кода, вторые информационные входЫ подключены к первым выходамарифметико-логического устройства,выходы подключены к информационнымвходам второго регистра, выходы которого подсоединены к информационнымвходам оперативного запоминающегоустройства и первым информационнымвходам арифметико-логического устройства, вторые информационные входыкоторого подключены к объединеннымвыходам постоянного и оперативногозапоминающих устройств, управляющийвход подключен к четырнадцатому выходу блока управления, четвертый входкоторого подключен к второму выходуарифметико-логического устройства,а пятый вход подключен к выходу блока сравнения, при этом выходы регист-,ра последовательного приближения подключены к информационным входам первого регистра,2. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что блок управления выполнен на первом и второмрегистрах, генераторе тактовых импульсов и постоянном запоминающемустройстве, выходы с первого по четырнадцатый которого подключены к информационным входам первого регистра, входы с первого по четвертый яв 1257848ляются соответственно первым, вторым,четвертым и пятым входами блока управления, входы с пятого по десятыйподключены к соответствующим выходамвторого регистра, информационные входы которого подключены соответственно к выходам постоянного запоминающего устройства с пятнадцатого по двадцатый, первый управляющий вход второго регистра является третьим входомблока управления, второй управляющийвход подключен к прямому выходу генератора тактовых импульсов, инверсный выход которого подключен к управляющему входу первого регистра, выходы с первого по третий которого являются тринадцатым, двенадцатым и одиннадцатым выходами блока управления, четвертые выходы являются десятыми выходами блока управления, выходы с пятого по четырнадцатый являются соответственно деЪятым, вось" мым, четырнадцатым, третьим, седьиим, шестым, пятым, четвертыч, вторым и первым выходами блЬка управления.1 257848 ставитель В,Першиковхред Л.Сердюкова Корректор Е.Сирохман4-Редактор М.Петрова 58 Тираж 816 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушскакаэ 63 Подписиета СССР ыт наб., д.