Устройство для преобразования разности частотно-импульсных сигналов в код

Союз Советскик Социалистически РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВ %ТЕЛЬСТВУ о 175 О 728(61) Дополнительное к авт. сеид-ву(22) Заявлено 120776 (21) 2386934/18-21с присоединением заявки Ио(51)М. Кл. Н 03 К 13/20 Госуяарстаенний комитет СССР по аеааи нзобретеннй н отнритнй(72) Автор изобретения Ю.В. Каллиников Нау но-исследовательский н проектный институтпо комплексной автоматизации нефтянойи химической промышленности Нефтехимавтомат(54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ РАЗНОСТИ ЧАСТОТНО-ИИПУЛЬСНЫХ СИГНАЛОВ В КОД Изобретение относится к технике частотно-импульсного моделирования п автоматике, измерительной и вычислительной технике и может найти применение д,я высокоточного измерения разности частот сигналов в быстродействующих цифровых системах управления и в информационнс-измерительных системах с частотно-импульсной входной информацией.Известны устройства для измерения разности частот входных сигналов с представлением результата в виде параллельного кода, построенные на дискретных элементах и счетных блоках 11 и 21 . Эти устройства имеют ограниченные точность, функциональные воэможности и узкий диапазон возможного изменения входных частот,Наиболее близким к изобретению является устройство для преобразования разности частотно-импульсных сигналов в код, содержащее блок уп равления, вентиль, счетчик результата и генератор опорной частоты, причем первый выход блока управления подключен к управляющему входу вентиля, а второй выход подключен к входу обнуления счетчика результата счетный вход которого подключен к выходу вентиля 31.Это устройство, обладая высоким быстродействием, имеет ограниченную точность а также позволяет измерять только абсолютное значение разности сравниваемых частот, тогда как часто требуется также определение знака рассогласования и момента равенства по величине сравниваемых сигналов. Кроме того, использованные в известном устройстве блоки ограничив:ют возможный диапазон изменения сравниваемых частот, а также могут давать ложные результаты при совпадении во времени импульсов сравниваемых частот. Цель изобретения - увеличение точности, расширенле области применения, упрощение и уменьшение флуктуаций мгновенного значения выходной частоты.ДЛя этого в устройство введены неуправляемый делитель частоты, два множительно-делнтельных блока с элементами управления и логический блок, входы которого подключены к входным шинам устройства, а выходы "кпервым входам соответствующихмножительно-делительных блоков, вторые входы которых подключены к выходу неуправляемого делителя частоты, вход которого, а та.;же третийвход первого множительно-делительнсго блока подключены к выходу генератора опорной частоты, причем выходпервого множительно-делительногоблока подключен к третьему входу второго множительно-делительного блока, выход которого подключен к импульсному входу вентиля сч тчика результата, первый вход блока управления устройством подключен к нторому выходу логи .еского блока, второй вход блока управления подключен к выходу неупранляемого делителя, третийвход блока управления подключен квторому выходу первого множительноделительного блока, четвертый, пятыйи шестой входь блока управления подключены к соответствующим ьыходамэлемента управления вторым множительно-делительным блоком, третий входкоторого подключен к третьему выходу блока управления устройством, 25седьмой вход которого подключен к шине Пуск устройства.С целью упрощения блок управленияустройством содержит нычитающий счетчик, группу вентилей переноса кода, два триггера, два вентиля, два элемента задержки, дна элемента ИЛИ, Формирователь и элемент И, причем первый вход блока управления устройством подключен к импульсному входу первого вентиля, управляющий вход которого подключен к "единичному" выходу первого триггера, соответствующий вход которого через первый элемент задержки подключен также к первому входу блока, выход первого вентиля 40 подключен к первому входу элемента И, через второй элемент задержки - к второму выходу блока и через лерный элемент ИЛИ - к нулевому входу второго триггера, "единичный" выход кото рого подключен к перному выходу блока, а "единичный" вход - к выходу вычитающего счетчика, счетный вход которого подключен к второму входу блока через второй вентиль, улранляю- о щий вход которого подключен к четвертому входу блока, третий вход которого подключен к входам разрядон вычитаю- щего счетчика через группу вентилей переноса кода, объединенные управляющие входы которых подключены к пятому входу блока, шестой вход блока подключен к входу обнуления вычитающего счетчика, выход которого подключец к третьему выходу блока и через Формирователь - к второму входу элемента бО И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к седьмому входу блока, а выход - к "нулевому" входу первого триггера и через пер- б 5 вый элемент ИЛИ - к нулевому входунторого триггера.С целью уменьшения Флуктуаций мгновенн то значения выходной частотыкаждый множительно-делительный блоквыполнен из счетчика, группы вентилей пвреноса кода, элемента угравления и управляемого делителя частоты,содержащего вычитающий счетчик и регистр памяти, соединенные разрядамичерез группу вентилей переноса кода,причем второй вход множительно-делительного блока подключен к счетномувходу счетчика, выходы разрядов которого подключены через группу вентилей к управляющему входу управляемого делителя, счетный вход которогоподключен к третьему входу множительно-делительного блока, а выходк первому .выходу множительно-делительного блока и к первому входу элемента управления, второй вход которогоподключен к первому входу множительно-делительного блока, а выходы - квходам обнуления счетчика и регистрапамяти, а также к объединенным управ-.ляющим входам соответствующих группвентилей переноса кода, причем второй выход первого множительно-делительного блока является выходом разрядов регистра памяти.На чертеже дана функциональнаяблок-схема устройства для преобразования разности частотно-импульс-.ных сигналов н код.Устройство содержит генератор 1опорной частоты, неуправляемый делитель 2 частоты, два множительноделительных блока (МДБ) 3 и 4, вентиль 5, счетчик 6 результата, блок7 управления устройством и логический блок 8.Множительно-делительный блок 3(4)выполнен из управляемого делителя9(10) частоты, содержащего вычитающий счетчик 11, регистр 12 памятии группу вентилей 13 переноса кодаиз счетчика 14(15), групп вентилей16(17) переноса кода и элементаулранления 18(19),Блок 7 управления устройствомсодержит вычитающий счетчик 20,группу вентилей 21, триггеры 22и 23, вентили 24 и 25, элементызадержки 26 и 27, элементы ИЛИ 28и 29, Формирователь 30 и элементИ 31,Логический блок 8 содержит триггеры 32 и 33, нентили 34 - 39 и элементы ИЛИ 40 и 41.В блоке 7 первый вход подключенк импульсному входу первого вентиля 25, управляющий вход которогоподключен к "единичному" выходулерного триггера 22, соответствующийвход которого через первый элемент26 задержки подключен также к первому входу блока 7. Выход первоговентиля 25 подключен к первому вхо 750728ду элемента И 31, через второй элемент 27 задержки - к второму выходу блока 7 и через первый элемент ИЛИ 29 - к нулевому входу второго триггера 23, "единичный" выход которого подключен к первому выходу блока 7, а "единичный" вход - к выходу вычитающего счетчика 29, Счетный вход счетчика 29 подключен к второму входу блока 7 через второй вентиль 24, управляющий вход которого подключен к четвертому входу блока,7. Третий вход блока 7 подключен к входам разрядов вычитающего счетчика .20 через группу вентилей 21 переноса кода, объединенные управляющие входы которых подключены к пятому входу блока, шестой вход блока подключен к входу обнуления вычитающего счетчика, а выход последнего подключен к третьему выходу блока 7 и через формирователь 30 к второму входу элемента И 31, выход которого подключен к первому входу второго элемента ИЛИ 28, второй вход которого подключен к седьмому входу блока 7, а выход - к "нулевому" входу первого триггера 22, и через первый элемент ИЛИ 29 к нулевому входу второго триггера 23,В управляемом делителе 9 (10) МДБ 3 (4) вычитающий счетчик 11 соединен разрядами через группу вентилей 13 переноса кода с регистром 12 памяти, Второй вход МДБ 3 (4) подключен к счетному входу счетчика 14 (15), выходы разрядов которого подключены через группу вентилей 16 (17) к,управляющему входу управляемого делителя 9 (10). Счетный вход делителя 9 (10) подключен к третьему входу блока 3 (4), а выход - к первому выходу блока 3 (4) и к первому входу элемента управления 18 (19), второй вход которого подключен к первому входу блока 3 (4), а вь.ходы - к входам обнуления счетчика 14 (15) и регистра 12 памяти, а также к объединенным управляющим входам соответствующих групп вентилей 13 и 16 переноса кода, причем второй выход первого множительно-делитель- ного блока 3 является выходом разрядов регистра 12 памяти и подключен к входам группы вентилей 21 блока 7. Выход счетчика 11 делителя 9 блока 3 подключн к входу делителя 10 блока 4.В блоке 8 входные шины подключены к триггеру 32, выходы которого через вентили 34 и 35, вторые входы которых подключены соответственно к входным шинам блока 8, соединены с входами триггера 33, Выходы триггера 33 являются выходами блока 8 и соединены через вентили 36, 37, вто,рые входы которых соединены с первой входной шиной,с элементами ИЛИ 40,41 подключенными вторыми входами к второй входной шине.Выходы элементовИЛИ 40, 41 служат выходами блока Я,Входные шины 42 и 43 подключены квходам логического блока 8, выходы44-45 которого подключены соответственно к вторым входам элементов18 и 19 управления множительно-делительного блока, причем выход 45подключен также к первому входу бло 10О ка 7 управления устройством На выхо,дах 46 и 47 логического блока 8 формируется сигнал знака измеряемого.рассогласования едой, Входы 48-51элемента 18 управления подключены соответсгвенно к входам регистра 12и вентилей 13 и 16, счетчика 14.Выходы 52-55 элемента 19 управленияподключены соответственно к входамделителя 10, вентилей 17 и счетчиков 15, Выходы 52, 54 и 56 управляют также работой блока 7 управления и подключены к его четвертому,пятому и шестому входам. Выход 57неуправляемого делителя 2 подключенк второму входу блока 7 и к вторым25 входам множительно-делительных блоков 3 и 4. На вход 58 блока 7 подается сигнал Нуск устроиства. На вы-ходе 59 блока 7 формируется сигнал,открывакщий вентиль 5 на время, равЗО ное разности периодов сравниваемыхсигналов. На выходе 60 блока 7 формируется сигнал обнуления счетчика6 резульгата. На выходе 61 блока 7формируется сигнал ъ = 0 при равенстве :равниваемых сигналов. Выход62 счетчика 20 подключен к третьемувходу элемента 19 управления множителько-делительного блока. Выход генератора 1 подключен к счетным вхо 4 О дам неуправляемого делителя 2 и управляемого делителя 9, выход которогоподключен к первому входу элемента18 управления и к счетному входууправляемого делителя 10, выход ко 45торого подключен к первому входуэлемента 19 управления и через вентиль 5 - к счетному входу счетчикаб результата. Выходы разрядов регистра 12 памяти в управляемом делителе 9 подключены через группу вентилей 21 к входам разрядов вычитающего счетчика 20 в блоке 7 управленияу баронствомУстройство работает следующимобразом.Входные сигналы Г и 1, разностьмежду которыми необходимо измерить,подаются на входы 42 и 43 логического блока 8, служащего для выделения на выходе 44 большего 1, , а навыходе 45 меньшегоиз входныхсигналов независимо от того, на какой из входов поступает больший сигнал. Триггер 32 и вентили 34 и 35образуют схему вычитания импульсов.65 При поступлении импульса на один 1иэ входов 42, 43 триггер 32 переводится в состояние, при котором открывается один из вентилей 34, 35, Импульсы через один иэ вентилей 34, 35 пройдет только в том случае, если на один из входов поступит подряд два импульса, Если же импульсы, поступающие на разные входы, чере- ,уются, то через вентили 34, 35 они не проходят.Следовательно, схема реализует 10 вычитатель импульсов двух входных последовательностей.Если Г ) Г то раэностными импульсами, прошедшими через вентиль 34, триггер 33 переводится в "нулевое" положение.При Г ( Гтриггер переводится в фединичное" положение. Выходные сигналы с выходов 46 и 47 триггера 33 характеризуют знак разности в 19 п ЛК входных сигналов. В зависимости от наличия сигнала на том или ином выходе триггера 33 открываются либо вентили 36 и 39, либо вентили 37 и 38. Если Г ) Г - открываются вентили Зб и 39. При этом импульсы, 25 следующие с более высокой частотой Г, проходят через вентиль Зб и элемент ИЛИ 40 на вЫход 44, а импульсы., следую 4 ие с меньшей частотойпроходят через вентиль 39 и эле мент ИЛИ 41 на выход 45. Если Г ) ГГ, то открываются вентили 37 и 38. Тогда импульсы большей частоты Г проходят через вентиль 38 и элемент ИЛИ 40 на выход 44, а им пульсы меньшей частоты Г 4 проходят через вентиль 37 и элемент ИЛИ 41 иа выход 45. Таким образом, независимо от того, на какой из входов 42 и 43 поступает большая частота, 40 всегда на выходе 44 будет выделяться большая часто а, а на выходе 45 меньшая.Использование логического блока 8 позволяет определить знак разности сравниваемых сигналов, упростить блок 7 управления и повысить надежность его работы.Импульсы большей частоты Г,Г с выхода 44 блока 8 поступают на первый вход первого множительно-делитель- його блоха 3, запуская его элемент управления 18.Импульсы меньшей частоты Г, сВыхода 45 блока 8 поступают на первый вход второго ЯДБ 4, запуская егоэлемент 19 управления. С выхода генератора 1 импульсы высокой опорнойчастоты Га поступают на счетные вхо- фды неуправляемого делителя 2 частотыс постоянным коэФФициентом пересчетаК и управляемого делителя 9 с переменным коэФФициентом деления И.м,определяемым в счетчике 14 (15),На выходе делителяобразуютсяимпульсы, следующие с частотойИмпульсы, следующие с частотой Го, поступают на счетные входы счетчиков 14 и 15 и через вентиль 24 - на счетный вход вычитающего счетчика 20 в блоке 7 управления. В счетчиках 14 и 15 эти импульсы суммируются за временные интервалы, равные соответственно периодам большей Г и меньшей Гр входных частот. Эти временные интервалы измерения Формируются подачей на входы обнуления счетчиков 14 и 15 сигналов управления с элементов 18 и 19.В счетчике 14 в конце счетного интервала образуется код, пропорциональный периоду Т большей иэ входных частот СГпричем м=а в счетчике 15 образуется код, пропорциональный периоду Т,Г меньшей из входных частотПрямые коды чисел в счетчиках 14 и 15 переписываются через открываемые сигналами управления с элементов 18 н 19 группы вентилей 1 б и 17 и предварительно обнуленные регистры 12 памяти в управляемых делителях 9 и 10. Записанные в регистрах 12 памяти числа являются коэФФициентами деления управляемых делителей 9 и 10, Каждым импульсом с выхода гелителя, например 9 тчерез элемент 18 открывается группа вентилей 13, через которую в вычитающий счетчик 11 переписывается код й мчисла, хранящегося в регистре 12 йамяти. После списывания импульсами генератора 1 числа, записанного в счетчике 11, на его выходе появляется импульс, повторяющий процесс деления частоты в делителе 9. На выходе делителя 9 образуются импульсы, следующие с частотой.й ,Фоастмт.е. множительио-делительный блок 3 (43 выполняет Функцию умножителя большей из входных частот на постоянный коэФФициент К 1.Последовательность Формирования сп."валов управления элементов 18 управления следующая. При поступлении яа первый вход элемента 18 импуль 75078 10сов следующих с частотой Г 4 в К раз более высокой, чем частота следования импульсов Г, поступающих на второй вход элемента 18, на его выходе 48 формируется сигнал, открывающий группу вентилей 13, через ко торую в счетчик 11 записывается код й . из регистра 12.При поступлении же каждого импульса с частотой следования 1 .в элементе 18 на выходах 49-51 Формируются сигналы управления, которыми последовательно обнуляется регистр 12 памяти, затем переписывается через группу вентилей 16 код нового числа йт из счетчика 24, и, наконец, обнуляется счетчик 14. Если импульсы частот Г и Гд на входы элемента 18 приходят одновременно, то сигналы на выходах 49-51 задерживаются относительно сигнала на выходе 48. С выхода множительно-делитель- ного б.".ока 3 импульсы с частотой следования Г 4 поступают на счетный вход управляемого делителя 10 множительно-делител:,ного блока .4. В делителе 10 эта частота делится на ко эффициент деления Нт, полученный в счетчике 15 и пропорциональный периоду меньшей иэ входных частотЧастота следования импульсов.на выходе множительно-делнтельного бло- ЗО ка 4 будет равна т,е. на выходе множительно-делительного блока 4 образуется частота, пропорциональная произведению входныхчастот, 4 ЯИмпульсы, следующие с частотойГ,поступают через ьентиль 5 на счет.йй вход счетчика 6 результата,где они суммируются иа временном интервале (дТ), равном абсолютномузначению разности периодов сравниваемых частот, на который открывается вентиль 5 сигналом с выхода 59блока 7 управления устройством,Иножительно-делительные блоки у3 и 4, соединенные последовательно,образуют умножитель двух входныхчастот, позволяющий за один периодменьшей из входных частот сформировать на выходе частоту, пропорциональную произведению двух входныхчастот.Соответствующим выбором опорнойчастоты Го, коэффициента деленияК делителя 2 и емкости счетчиков,схема позволяет получать результирующую частоту с высокой точностьюбез флуктуаций мгновенного значенняэтой частоты при широком диапазонеизменения умножаемых частот. Изменение коэффициента К делителя 2 можно менять коэффициент пропорциональности результирующей частоты.Блок 7 управления устройством работает следующим образом.Сигналом Пускф, поступающим на вход 58 через элемент ИЛИ 28, триггер 22 устанавливается в "нулевое" положение, а затем через элемент ИЛИ 29 триггер 23 устанавливается в "нулевое" положение, При этом с выхода 59 снимается сигнал, открывающий вентиль 5, и в счетчик 6 прекращается поступление импульсов частоты Р,1 с выхода множительноделительного блока 4.Цикл измерения начинается с поступления первого импульса меньшейвходной частоты, который пос-упает с выхода 45 блока 8 одновременно на первый вход блока 7 управления и навход элемента 19 управления множятельно-делительного блока 4,Так как триггер 22 установлен в"нулевое" положение, то первый импульс Гц не прлходит через вентиль25, а задержанный элементом задержки26 переводит триггер 22 в "единичное" положение, При этом "единичным" выходным сигналом триггер 22 открывает вентиль 25, через который проходят второй и все последующие импульсы частоты 1 м . Первый импульсчастоты Гм запускает элемент 19управления, на выходах 52, 54 и 56 которого Формируются сигналы, последовательно осуществляющие следующие,операции.Сначала снимается с выхода 56 сигнал, открывающий вентиль 24, затем сигналам с выхода 52 обнуляется счетчик 20, затем сигналом с выхода 54 открывается группа вентилей 21, через которые в счетчик 20 переписывается код Им числа хранящегося в регистре 12 памяти, пропорционального периоду большей входной частоты, ближайшего к первому импульсу частоты 1 м. Наконец, на выходе 56 появляется сигнал, открывающий вентиль 24, через который на вычитающий вход счетчика 20 начинают поступать импульсы, следующие с частотой Г свыхода неуправляемого делителя 2. Эти импульсы уменьшают записанное в счетчике число, после списывания которого на выходе 62 счетчика 20 появляется импульс, поступающий на вход элемента 19, по которому снимается сигнал с вентиля 24 и прекращается поступление импульсов в счетчик.Так как число в счетчике йГ Т, уменьшается вычитыванием импуЛьсов, следующих с частотой Го, то импульс списывания этого числа на выходе счетчика 20 появляется через временной интервал, равный периоду Т,д большей входной частоты,Импульс с выхода счетчика 20 поступает на единичный" вход триггера 23, который своим выходным сигналом 59 открывает вентиль 5, через который в счетчик б начинают поступать импульсы, следующие с частотой Е 5 с выхода множительно-делительного блока 4.Второй входной импульс меньшей частоты Гм проходит через открытый вентиль 25 и элемент,ИЛИ 29 на нулевой вход триггера 23. Нри этом снимается сигнал, открывающий вентиль 5, и прекращается поступление импульсов в счетчик б,Так как счетчик 20 запускается по первоМу импульсу меньшей входной час 15 тоты Гд, а выходной импульс счетчика 20 Формируется через время Т, всегда меньшее, чем период Т меньшей частоты Ге, то этот импульс всегда появляется раньше второго импульса Гм, 20 Время между импульсом с выхода счетчика 20 и вторым импульсом входной частоты Гм, на которое открывается вентиль 5, равно абсолютной разности периодов (лТ) сравниваемых частоти Г 1 независимо от того, на какой из входов устройства поступает большая частота. За это время Т в счетчике будет записано числоо Топропорциональное разности частот входных сигналов. 35Код этого числа после окончания счета импульсом, задержанным в элементе 27 задержки, переписывается в регистр памяти (на чертеже не показан), а затем производится обнуле О нне счетчика 6.Так как запуск счетчика 20 производится каждым следующим импуль-. сом меньшей частоты Гч, то запаздывание в определении разности перио дов не превышает одного периодаменьшей частоты.Если входные частоты Г и Г приближаются друг к другу, то йриГ становятся равными и перио О ды Т= Т 1, следовательно импульс с выхода счетчика 20 и импульс с выхода вентиля 25 поступают одновременно.Для учета скорости относительного изменения входных частот на вы 5 ходе счетчика 20 устанавливается Формирователь 30, расширяющий импульс, Этот импульс подается на один вход элемента И 31, на другой вход которого подается импульс с выхода вентиля 25. При Г = Г 1 срабатывает элемент И 31, на выходе 61 которого Формируется сигнал ь Г = 0 момента совпадения по величине сравниваемых частот, который часто используют65 в системах управления и измерения. Этот сигнал устанавливает в "нулевое" положение триггеры 22 и 23, устраняя ложные срабатывания устройства при близких частотах и начиная новый цикл измерения при изменении знака рассогласования. Благодаря этому устройство может работать в режиме. сравнения в системах регулирования, когда рассогласование может менять знак или иметь очень малые значения.Введение последовательно соединенных МДБ, не имеющих флуктуаций мгновенного значения частоты, позволяет повысить точность измерения и расширить диапазон изменения входных частот. Блок управления совместно с логическим блоком позволяет расширить Функциональные возможности за счет. получения сигналов знака рассогласования и момента совпадения входных сигналов, а также повысить функциональную надежность и расширить область применения, так как устройство можно применять при любых соотношениях частот и Фаз входных сигналов, а также при переменном знаке рассогласования.Благодаря возможности изменения коэффициента пропорциональности результирующего сигнала путем изменения коэффициента деления К делителя 2 устройствр можно использовать как пропорциональный цифровой регулятор с выходными сигналом в виде параллельного кода.Устройство можно использовать для измерения разницы частотно-имйульсных сигналов в быстродействующих и высокоточных информационно- измерительных системах и в качестве Ч-регулятора в цифровых системах управления, например, автоматизированным вентильным электроприводом.Ф Формула изобретения 1. Устройство для преобразования разности частотно-импульсных сигналов в код, содержащее блок управления устройством, вентиль, счетчик результата и генератор опорной частоты, причем первый выход блока управ- ленин устройством подключен к управляющему входу вентиля, а второй выход подключен к входу обнуления счетчика результата, счетный вход которого подключен к выходу вентиля, о т л и ч а ю щ е е с я .тем, что, с целью увеличения точности и расширения области применения, в него введены неуправляемый делитель частоты, два множительнО-делительных блока с элементами управления и логический блок, входы которого подключены к входным шинам устройства, а выходы - к первым входам соответствующихмножительно-целительных блоков, вторые входы которых подключены к ныхсду неуправля мого делителя частоты,вход которого, а также третий входпервого множительно-делительногоблока, подключены к выходу генератора опорной частоты, причем выходпервого множительно-делительного блока подключен к третьему входу второго множительно-делительного блока,выход которого подключен к импульсному входу вентиля счетчика результата, первый вход блока управленияустройством подключен к второму выходу логического блока, второй входблока управления подключен к выходу неуправляемого делителя, третийвход блока управления подключен квторому выходу первого множительноделительного блока, четвертый, пятыйи шестой входы блока управления подключены к соответствующим выходамэлемента управления вторым множительно-делительным блоком, третий входкоторого подключен к третьему выходу блока управления устройством,седьмой вход которого подключен к 25шине Пуск устройства,2, Устройство по и, 1, о т л и ч аю щ е е с я тем, что, с целью упрощения, блок управления устройством содержит вычитающий счетчик, группу вентилей переноса кода, два триггера, два вентиля, два элемента задержки, два элемента ИЛИ, формирователь и элемент И, причем первый вход блока управления устройством подключен к импугьсному входу первого вентиля, управляющий вход которого подключен к "единичному" выходу первого триггера, соответствующий вход которого через первый элемент задержки подклю О чен также к первому входу блока, выход первого вентиля подключен к первому входу элемента И, через второй элемент задержки - к второму выходу блока и через первый элемент ИЛИ - 45 к нулевому входу второго триггера, "единичный" ныход которого подключен к первому выходу блока, а "единичный" вход - к выходу вычитающего счетчика, счетный вход которого подключен 50 к второму входу блока через второй вентиль, управляющий вход которого подключен к четвертому входу блока, третий вход которого подключен к входам разрчлон вычитающего сч, тчи -ка через группу вентилей переносакода, объединенные управляющие входы которых подключены к пятому входу блока, шестой вход блока подключегк входу обнуления нычитающего счетчика, выход которого подключен ктретьему выходу блока и через формирователь - к второму входу элементаИ, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к седьмому входу блока, а выход - к "нулевому" входу первого триггера и черезпервый элемент ИЛИ - к нулевому входу второго триггера.3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что,с цельюуменьшения флуктуаций мгновенногозначения выходной частоты, каждыймножительно-делктельный блок выполнен из счетчика, группы вентилейпереноса кода, элемента управленияи управляемого делителя частоты,содержащего нычитающий счетчик ирегистр памяти, соединенные разрядами через группу вентилей переносакода, причем второй вход множительно-делительного блока подключен ксчетному входу счетчика, выходыразрядов которого подключены черезгруппу вентилей куправляющему входу управляемого делителя, счетныйвход которого подключен к третьемувходу множительно-делительного блока, а выход - к первому выходу множительно-делительного блока и кпервому входу элемента улравленич,второй вход которого подключен кпервому входу множительно-делительного блока, а выходы - к входамобнуления счетчика и ре 1 истра памяти, а также к объединенным управляющим нходам соответствующих группвентилей переноса хода, причем второй выход первого множительно-делительного блока является выходомразрядов регистра памяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРМ 319938, кл. Н 03 К 25/00, 1972.2. Авторское свидетельство СССРР 335685, кл, С 06 Г 7/00, 1972,3. Авторское свидетельстно СССР. Составитель М,Гореловаедактор Е. Гончар Текред Ж.Кастелевич Корректор И.Куска Закаэ Патент", ,г.ужгород ул. Проекти Фили 671/46 Тирам ЦНИИПИ Государственпо делам изобрете 3035, Москва, Ж, Р 95 Подписноеого комитета СССРия и открытийушская наб., д. 4/5