Устройство микропрограммного управления с контролем

)ей ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(46) 15,09.89. Бюл. Р 34 (71) Тбилисский научно-исследователь ский институт приборостроения ,и средств автоматизации Научно-исследовательского объединения "Элва" (72) А,Р.Чачанашвили, Г,С.Хуршудова и Е,В.Давыдова(56) Авторское свидетельство СССР Р 1267415, кл, С Об Р 9/22, 1985,Авторское свидетельство. СССР 11 1309024, кл. С 06 Р 9/22, 1985,(54) УСТРОЙСТВО МИКРОПРОГРАММНОГОУПРАВЛЕНИЯ С КОНТРОЛЕМ(57) Изобретение относится к вычислительной технике и может быть ис.БО 15 О 821 пользовано при построении устройствмикропрограммного управления с обнаружением ошибок. Целью изобретенияявляется сокращение оборудования устройства микропрограммного управления,Устройство содержит первый элементИЛИ 1, счетчик адреса 2, первый элемент И 3, блок памяти микрокоманд 4,второй элемент ИЛИ 5, блок контроля6, третий элемент ИЛИ 8, первый триггер 9, второй элемент И 10 и второйтриггер 11. Цель достигается введением первого, второго и третьегоэлементов ИЛИ, первого и второго элементов И, что позволяет контролировать и исправлять ошибки, вызванныеФизическим отказом блока памяти микрокоманд 4, с меньшим объемом оборудования. 2 ил.1508211Изобретение относится к вычислительной технике и может быть использовано при построении надежных устройств микропрограммного управле 5нияЦель изобретения - сокращение оборудования,На фиг.1 приведена функциональная скема устройства микропрограммного управления.с коррекцией дефектных микрокоманд; на фиг.,2 - диаграммы управляющих сигналов,Устройство (фиг.1) содержит пер-.вый элемент ИЛИ 1,.счетчик 2 адреса,первый элемент И 3, блок 4 памятимикрокоманд, , второй элемент ИЛИ5, блок 6 контроля, выход 7 микроопераций, третий элемент ИЛИ 8, пер"вый триггер 9, второй элемент И 10, 20второй триггер 11, с первого по четвертый входы 12-15 синхронизации уст.ройства, выход 16 пробирования микроопераций устройства, выход 17 ошибки устройства и вход 18 сброса устройства.Рассмотрим работу устройства дляслучая коррекции ошибок, вызванныхотказом блока. 4,Каждая микрокоманда записывается в,30блок 4 в два последующих адресаПервым тактовым импульсом с входа 12через элемент ИЛИ 1 из блока 4 по адресу а считывается макрокоманда, поступающая на Выход микрооперацийустройства и вход блока 6 контроля,который проверяет считанную с блокоминформацию на четность или по кодуХемминга, Перепадом с "1" .на "0" импульса с входа 12 в счетчике 2 форми Оруетсй адрес а+1., При верной микро,команде импульс. с входа 13 через элемент ИЛИ 5 в блоке контроля 6 навыходе а формирует сигнал, поступающий на выход 16,(для разрешения приема микрокоманды) и через элемент ИЛИ8 на вход установки нулевого состояния триггера.9. Импульсом с входа14 через элемент ИЛИ 1 из блока 4 поадресу а+1 считывается микрокомандатого же содержания, а в счетчике 2адреса 4 устанавливается адрес а+2.Нулевое состояние триггера 9 блокирует в элементе И 3 импульс с входа 15.Таким образом может быть блокированаповторная выдача микрокоманды с выхода 7. Если микрокоманда с блока 4считана с ошибкой то на инверсномвыходе ошибки Ь блока 6 контроля им пульсом с выхода 13 формируется сигтнал, устанавливающий триггер 9 в еди-ничное состояние, Считанная из блока4 по адресу а+1 повторая микрокомандапоступает на выход 7 и на вход блока6 контроля.Если повторная микрокоманда верна, то на прямом выходе ошибки а блока 6 контроля формируется сигнал, разрешающий прием микрокоманды с выхода 7 и устанавливающий в нулевое состояние триггер 9. Если микрокоманда опять считана с ошибкой, то единичное состояние триггера 9 подтверждается. Импульс с входа 12 следующего такта через элемент И 10 устанавливает триггер 11 в единичное состояние, После установки триггера 11 в единичное состояние формируется сигнал ошибки на выходе 17 и одновременно блокирует ся формирование сигналов на выходе блока 6 контроля. Сигналом с входа 18 сброса устройства, можно сбрасывать триггеры 9 и 11 в нулевое .состояние.Формула изобретенияУстройстве микропрограммного управления с контролем, содержащее счете чик адреса, блок памяти микрокоманде, блок контроля, первый и второй триггеры, причем выход счетчика адреса соединен с адресным входом блока памяти микрокоманд, выход которого соединен с информационным входом блока контроля и выходом микроопераций устройства, о т л и ч а ющ е е с я тем, что, с целью сокращения оборудования, оно содержит с первого по третий элементы ИЛИ, первый и второй элементы И, причем первый вход синхронизации устройства соединен с первым входом первого элемента ИЛИ и второго элемента И, выход которого соединен с входом. установки в "1" второго триггера, выход которого соединен с первым стробирующим входом блока контроля и с выходом ошибки устройства, вто рой вход синхронизации устройства соединен с первым входом второго элемента ИЛИ, выход котррого соеди нен с вторый стробирующим входом блока контроля, прямой выход ошибки которого соединен с первым входомтретьего элемента ИЛИ и с выходом стробирования микроопераций устройЗаказ 5541/50 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Иоскйа, Ж, Раушская наб., д. 4/5 оПроизводственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,0 6 15082 ства, третий вход синхронизации устройства соединен с вторым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса и с входом чтения блока посто, янной памяти, четвертый вход синхронизации устройства соединен с первым входом. первого элемента И, выход которого соединен с вторым входом 10 второго элемента ИЛИ, инверсный выход ошибки блока контроля соединен с входом установки в "1" первого триггера, выход которого соединен с вторыми входами первого, второго элементов И, вход сброса устройства соединен с входом установки в "О" второго,триггера и с вторым вкодом третьего элемента ИЛИ, выход которого соединен с входом установки в "О" первого триггера,