Устройство для передачи телеметрической информации

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 80126993 зарю С 08 С 19/28 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ у(56) 1. Авторское свидетельство СССРУ 805380, кл. С 08 С 19/00, 1979.2. Авдеев Б.Я. Адаптивные телеизмерительные системы, Энергоиздат,1981, с. 85 (прототип),(54)(57) 1. УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИТЕЛЕМЕТРИЧЕСКОЙ ИНФОРМАЦИИ, содержащее аналого-цифровой преобразователь,первый вход которого является информационным входом устройства, первыйблок памяти, выход которого подключен к первому входу блока сравнения,блок управления, первый выход которого подключен к второму входу аналогоцифрового преобразователя, о т л и -ч а ю щ е е с я тем, что, с цельюповышения пропускной способности, внего введены буферные блоки памяти,второй, третий, четвертый и пятыйблоки памяти, блок ортогональногопреобразования, сумматоры, регистр,делитель, вычитатель, квадратор иключ, выход аналого"цифрового преобразователя подключен к первому входупервого буферного блока памяти, выходкоторого подключен к первому входувторого блока памяти, первый выходкоторого подключен к входу регистра,первый выход регистра подключен кпервому входу третьего блока памяти,первый выход которого подключен кпервому входу второго буферного блока памяти, выход которого является выходом устройства, второй выход третьего блока памяти подключен к первому входу ключа, первый выход которого подключен к первому входу первого сумматора, выход которого подключен к первому входу делителя, выход делителя подключен к первому входу четвертого блока памяти, первый выход которого подключен к вто. рому входу второго буферного блока памяти, второй выход четвертого блока памяти подключен к первому входу вычитателя, выход которого через квадратор подключен к первому входу второго сумматора, выход второго сум. 9 матора подключен к второму входу блока сравнения, выход которого подключен к второму входу второго сумма- Сю тора и входу блока управления, первый выход которого подключен к второму С входу первого буферного блока памяти, второй выход блока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блока памяти, второй выход и третий вход второго блока памяти подключены соответственно к первому входу и выходу блока ортогонального преобразования, третий выход блока управления подключен к второму входу блока ортогонального преобразования, четвертому входу второго блока памяти, второму входу третьего блока памяти и первому входу пятого блока па. мяти, второй вход которого подключен к второму выходу регистравыход пятого блока памяти подключен к второму входу второго буферного блока памяти, четвертый выход блока управле1126993 ния подключен к третьему входу третьего блока памяти, пятый выход блока управления подключен к третьим входам пятого блока памяти и второго буферного блока памяти, шестой выход блока управления подключен к второму входу ключа, второй выход которого подключен к второму входу вычитателя, седьмой выход блока управления подключен к третьему входу ключа и второму входу четвертого блока памяти, восьмой выход блока управления подключен к второму входу делителя и третьему входу четвертого блока памяти, девятый выход блока управления подключен к второму входу первого сумматора, десятый выход блока управления подключен к третьему входу делителя,2, Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, элементы сравнения, регистры, счетчики, триггеры и элементы И, выход генератора тактовых импульсов подключен к первым входам первого, второго, третьего и четвертого элементов И, выходы первого и второго элементов И подключены соответственно через первый и второй счетчики .к первым входам первого и второго элементов сравнения, выход первого элемента сравнения подключен через первый регистр к второму входу первого элемента сравнения и первому входу первого триггера, первый и второй выходы которого подключены соответственно к вторым входам первого и второго элементов И, выход второго элемента сравнения подключен к входу второго регистра и второму Изобретение относится к устройствам Для связи и может быть использовано в системах, передачи телеметрических данных.Известно устройство для передачи телеметрической информации, содержащее на передающей стороне последовательно соединенные датчики, блок пря мого ортогонального преобразователя 10 входу третьего элемента И, выход которого подключен к второму входу первого триггера, первый и второй выходы которого подключены к вторым входам соответственно первого и второгоэлементов И, первый и второй выходывторого регистра,подключе:ы соответственно к второму входу второго элемента сравнения и первому входу второго триггера, первый выход которогоподключен к первому входу третьеготриггера, первый выход которого подключен к третьим входам первого ивторога элементов И, второй выходтретьего триггера подключен к второму входу четвертого элемента И, выходкоторого подключен к первым входампятого и шестого элементов И, выходпятого элемента И через третий счетчик подключен к первому входу четвертого триггера, первый и второйвыходы которого подключены соответственно к вторым входам пятого ишестого элементов И, выход шестогоэлемента И подключен к входу четвертого счетчика, выход которого подключен к второму входу четвертоготриггера и второму входу третьеготриггера, второй вход второго триггера является входом блока управления, выход генератора тактовых импульсов, первый и второй выходы четвертого триггера, первый выход третьего триггера, второй выход второго триггера, второй и первый выходыпервого триггера, выход первогоэлемента сравнения, выход второгоэлемента сравнения и выход первогорегистра являются соответственнопервым-десятым выходами: блока управления. 2Уолша, коммутатор, аналого-цифровой преобразователь, блок считывания и передатчик, на приемной стороне - блок промежуточной памяти, цифроаналоговый преобразователь, дешифратор адреса и блок обратного ортогонального преобразователя Уолша 11.Недостатком известного устройства является избыточность передаваемыхданных, так как количество передаваемых сигналов спектральных компонентпостоянно и не зависит от динамичности исходного процесса.Наиболее близким к предлагаемомуявляется устройство для передачи телеметрической информации, содержащеепоследовательно соединенные коммутатор, аналого-цифровой преобразовательи блок считывания, выходы аналогоцифрового преобразователя подключенык первым входам схемы сравнения, атакже через блок памяти - к вторымвходам схемы сравнения, выход которойчерез счетчик подключен к вторым входам блока считывания и первому входублока управления, выход которого подключен к второму входу аналого-цифрового преобразователя и схемы запуска,выход которой подключен к вторыМ входам коммутатора и блока памяти, вторые выводы блока считывания и схемысравнения подключены соответственнок второму и третьему входам схемы запуска 23,25Недостатком описанного устройстваявляется малая пропускная способность, обусловленная избыточностьюпередаваемых данных.Цель изобретения - повышение пропускной способности устройства,Поставленная цель достигаетсятем, что в устройство, содержащееаналого-цифровой преобразователь,первый вход которого является информационным входом устройства, первыйблок. памяти, выход которого подключен к первому входу блока сравнения,блок управления,первый выход которого подключен к второму входу аналого-цифрового преобразователя,введены буферные блоки памяти, второй,третий, четвертый и пятый блоки.памяти, блок ортогонального преобразования, сумматоры, регистр, делитель, 45вычитатель, квадратор и ключ, выходаналого-цифрового преобразователя.подключен к первому входу первогобуферного блока памяти, выход которого .подключен к первому входу второго 50блока памяти, первый выход которогоподключен к входу регистра, первыйвыход регистра подключен к первомувходу третьего блока памяти, первыйвыход которого подключен к первому 55входу второго буферного блока памяти, выход которого является выходомустройства, второй выход третьего блока памяти подключен к первому входу ключа, первый выход которого подключен к первому входу первого сумматора, выход которого подключен к первому входу делителя, выход делителяподключен к первому входу четвертогоблока памяти, первый выход которогоподключен к второму входу второгобуферного блока памяти, второйвыходчетвертого блока памяти подключен кпервому входу вычитателя, выход которого через квадратор подключен кпервому входу второго сумматора, выход второго сумматора подключен квторому входу блока сравнения, выходкоторого подключен к второму входувторого сумматора и входу блока управления, первый выход которого подключен к второму входу первого буферного блока памяти,.второй выходблока управления подключен к третьему входу первого буферного блока памяти и второму входу второго блокапамяти, второй выход и третий вход второго блока памяти подключены соответственно к первому входу и выходу блока ортогонального преобразования, третийвыход блока управления подключен к второму входу блока ортогонального преобразования, четвертому входу второго блока памяти, второму входу третьего блока памяти и первому входупятого блока памяти, второй вход которого подключен к второму выходурегистра, выход пятого блока памятиподключен к второму входу второгобуферного блока памяти, четвертыйвыход блока управления подключен ктретьему входу третьего блока памяти,пятый выход блока управления подключен к третьим .входам пятого блокапамяти и второго буферного блока памяти, шестой выход блока управленияподключен к второму входу ключа, вто.рой выход которого подключен к второму входу вычитателя, седьмой выходблока упрагления подключен к третьему входу ключа и второму входу четвертого блока памяти, восьмой выходблока управления подключен к второмувходу делителя и третьему входу четвертого блока памяти девятый выходблока управления подключен к второму входу первого сумматора, десятыйвыход блока управления подключен ктретьему входу делителя. Кроме того, в блок управлениявведены генератор тактовых импульсовэлементы сравнения, регистры, счетчики, триггеры и элементы И, выходгенератора тактовых импульсов подключен к первым входам первого, второго, третьего и четвертого элементов И, выходы первого и второго элементов И подключены соответственночерез первый и второй счетчики к первым входам первогои второго элементов сравнения, выход первого элемен Ота сравнения подключен через первыйрегистр к второму входу первого элемента сравнения и первому входу первого триггера, первый и второй выходы которого подключены соответственно к вторым входам первого и вто"рого элементов И, выход второго элемента сравнения подключен к входувторого регистра и второму входутретьего элемента И, выход которого 20подключен к второму входу первоготриггера, первый и второй выходы которого подключены к вторым входамсоответственно первого и второго элементов И, первый и второй выходы 25второго регистра подключены соответственно к второму входу второго элемента сравнения и первому входу второго триггера, первый выход которогоподключен к первому входу третьего ЗОтриггера, первый выход которого подключен к третьим входам первого ивторого элементов И, второй выходтретьего триггера подключен к второму входу четвертого элемента И, выход которого подключен к первым входам пятого и шестого элементов И,выход пятого элемента И через третийсчетчик подключен к первому входучетвертого триггера, первый и второйвыходы которого подключены соответственно к вторым входам пятого ишестого элементов И, выход шестогоэлемента И подключен к входу четвертого счетчика,выход которого подклю чен к второму входу четвертого триггера и второму входу третьего триггера, второй входвторого триггераявляется входом блока управления, выход генератора тактовых импульсовпер- Овый и второй выходы четвертого триггера,первьгй выход третьего триггера, второйвыход второго триггера, второй и первыйвыходы первого тригерра вьгход первогоэлемента сравггения, выход второго элемента сравнения и выход первого регистра являются соответственно первым-десятым выходами блока управления,На фиг.1 приведена схема прецлага.емого устройства, на фиг.2 - схемаблока управления,Устройство содержит аналого-цифровой преобразователь (АЦП) 1, буферныйблок 2 памяти, блок 3 памяти, регистр4, блок 5 памяти; буферный блок 6 па,мяти, ключ 7, первый сумматор 8, делитель 9, блок 10 памяти, вычитатель11 квадратор 12, второй сумматор 13,блок 14 сравнения, блок 15 памяти,блок 16 памяти, блок 17 ортогонального преобразования и блок 18 управления, содержащий генератор 19 тактовыхимпульсов, элементы И 20-25, счетчики26-29 регистры 30 и 31, элементы 32и ЗЗ сравнения, триггеры 34-3.Выходы блока 18 управления соединены с управляющими входами блоковследующим образом: первый выход блокауправления подключен к тактирующемувходу АЩ 1 и входу разрешения записи буферного блока 2 памяти", второйвыход подключен к входу разрешениясчитывания буферного блока 2 памятии входу разрешения записи блока 3памяти; третий выход подсоединен ктактирующему входу блока 17 ортогонального преобразования, входу разрешения считывания блока 3 памяти,входу разрешения записи блока 16 памяти и входу разрешения записи блока5 памяти, четвертый выход соединен свходом разрешения считывания блока 5памяти, девятый выход соединен с входом обнуления первого (накапливающего) сумматора 8, восьмой выход соединен с входом разрешения записи блока10 и управляющим входом делителя 9,десятый выход подключен к первому информационному входу делителя 9 ф шестой выход подключен к первому управляющему входу ключа 7, седьмой выходсоединен с вторым управляющим входомключа и входом разрешения считыванияблока 10 памяти, пятый выход соединен с входом разрешения считыванияблока 16 памяти и входом разрешениязаписи буферного блока 6 памяти.Блок 18 управления вырабатываетуправляющие сигналы: тактовые импульсы, сигналы разрешения записи и считывания для блоков памяти, сигналначала ортогонального,преобразования, сигнала обнуления первого накапливающего сумматора, сигнал управле;ния делителем, сигнал управления ключом.-й диаде, Значения М подают наделитель 9 с блока управления. 55 Сигнал сброса второго накапливающего сумматора поступает с выходаблока сравнения,Устройство работает следующим образом. 5Перед работой задают количествоцифровых сигналов М =2 , получаемыхлна выходе АЦП 1, и устанавливают допустимую ошибку преобразования ЬОрс помощью клавиатуры в блоке 15 памяти, На выходе АЦП 1 с частотойтактовых импульсов, поступающих отблока 18 управления, получают М сигналов цифровых отсчетов х которыезаписывают в буферный блок 2 памяти. 15По управляющему сигналу от блока управления эти сигналы считывают из буферного блока 2 памяти и записываютв блок 3 памяти. В блоке 17 ортогонального преобразования по сигналу 20начала преобразования от блока управления получают М сигналов спектральных компонент С., которые записывают1в блок 3 памяти по мере их вычисленияи переписывают в регистр 4, где разделяют сигналы С; на абсолютные значения (модули)С; и фазы. В случаеиспользования ортогонального преобразователя Уолша фазой сигнала С. является его знак. Содержание знакового 3 Оразряда регистра 4 записывают в блок16 памяти, а содержание остальныхразрядов (модули) - в блок 5 памяти.Затем работа устройства ведется вдвух последовательных режимах, управ ление которыми осуществляют по сигналам блока управления. В первом режиме М сигналов С считывают изблока 5 памяти в,первый накапливающиРсумматора 8 по диодам через ключ 7.Диада - группа сигналов С; вколичестве 2", где К - номер текущейдиады. Адреса границ диад записываютв кольцевые регистры блока управления до начала работы. Считывание сиг налов С. производят в обратном порядке: от 1=И до : 1 . По сигналублока унравления, соответствующемуконцу первой обрабатываемой диады,на выходе делителя 9 формируют сигнал, пропорциональный среднему значению сигналов С; диадыДля К =256=2, количество диад о=8, границы диад приведены в таблице. М Начало-конец диады ак 16 256 128 128 Значение сигнала Ь записывают в блок 10 памяти. После этого первый накапливающий сумматор 8 обнуляют сигналом с блока 18 управления.Во втором режиме сигналы С; через ключ 7 подают на первый вход вычитателя 11, на второй вход которого подают из блока 10 памяти сигнал Ъ . Разностный сигнал (С,-Ъ), получаемый на выходе вычитателя 11, возводят квадрат в квадраторе 12 и подают на второй накапливающий сумматор 13, на .выходе которого получают сигнал который подают на блок 14 сравнения, На другой вход блока сравнения подают с блока 15 памяти сигнал допустимой ошибки преобразования а. ЕсР 2 ли сигнал 6не превышает значения2сигнала 6 р, то определяют сигнал Ьк для следующей диады и т,д. При превышении сигналом оесигна- ла 6 срабатывает блок 14 сравнения и сигнал с его выхода подают на блок управления, который вырабатывает сигнал разрешения считывания сигналов фаз иэ блока 16 памяти и сигнал разрешения записи буферного блока 6 памяти, по которому в этот блок9 11269 записывают сигналы фаэ всех С; сигналы Ъх, сигналы С с номерами от 1=1 до 1=М, где М - номер 1 С;1, при котором текущая ошибка Ь превышает значение Ь, и срабатывает 5 блок 14 сравнения. Одновременно в буферный блок 6 памяти записывают значение М, которое определяется текущим значением 1=М счетчика блока уп". равления. 10Таким образом, после срабатывания блока 14 сравнения блок 18 управле" ния вырабатывает следующие управляющие сигналы: на блок 16 памяти - сигнал считывания, состоящий из М такто вых импульсов для считывания всех фаз; на блок 5 памяти - сигнал считывания с адресами от 1 до М; на блок 1 О памяти - сигнал считывания с адресами от ь (общее число диад) до К, 20 (номер диады, на которой произошло срабатывание блока 14 сравнения), на буферный блок 6 памяти - сигнал записи информации, поступающий иэ блока 16 памяти, блока 5 памяти, блока 10 25 памяти, сигнал М.В канал связи иэ буферного блока 6 памяти передают групповой сигнал, состоящий .из сигналов фаз, сигналы спектральных компонентС; с номе- З 0 рами 1=1+М, сигналы Ь с номерами К: и00 М р сигнал МеТаким образом, предлагаемое устройство осуществляет увеличение пропускной способности путем сокращения З 5 избыточности передаваемых данных за счет замены части сигналов спектральных компонент С; их средними на диадах значениями Ъ . Количество заменяемых сигналов С; определяется до пу.тимой среднеквадратической сшиб" кои 6 пр еПосле формирования группового сигнала и приведения устройства в исходное состояние управляющими сигналами 93блока управления и блока сравнения обрабатывают следующий цикл процесса.В качестве базового объекта взято устройство для передачи данных, предназначенное для использования на борту космического корабля. Это устройство реализует способ сокращения избыточности на предсказателе нулево. го порядка.Технико-экономическая эффективность предлагаемого технического решения по отношению к известному оценивается значениями их коэффициентов сжатияКсж 1 Ч- М где М - количество передаваемыхданных без сокращения избыточности;М -М - количество передаваемыхданных при сокращении избьгточности.Для сопоставления проведен расчетный эксперимент, С помощью ЭВМ генерируют случайный сигнал с заданными корреляционными свойствами. Этот сигнал подвергают сжатию с помощью интерполятора нулевого порядка, применяемого в базовом объекте, и с помощью модели предлагаемого устройства. При этом в качестве базисных функций используют функции Уолша. В качестве входных сигналов, подвергаемых сжатию, берут дифференцируемые процессы с корреляционной функцией вида Р(1:ехР-с т ). В процессе экс 2 2перимента изменяется динамика реализаций, регулируемая параметром с(., и суммарная ошибка восстанавливаетсяРасчеты показывают, что для быстроменяющихся сигналов коэффициент сжатия, получаемый при использовании предлагаемого устройства, в 1,5-3 раза выше, чем для базового объекта.