Число-импульсное линеаризующее устройство с масштабированием

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК за СО ОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ НИЯ(72) А.И. Недашков (71) Ленинградскийполитехнический ин им. М.И. Калинина 1 Ф 31кийордена Ленинатитут нер мента И устройство элемента Ин с выходом перока управления,го подключен к первого э вход втор тва соеди емента И вход кото входом второй устрой вого э второй ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1, Авторское свидетельство СССРВ 900290, кл. 6 06 Г 15/353, 1980.2. Авторское свидетельство СССРВ 800996, кл. С 06 Р 15/31, 1979(54)(57) ЧИСЛО-ИМПУЛЬСНОЕ ЛИНЕАРИЗУЮЩЕЕ УСТРОЙСТВО С МАСШТАБИРОВАНИЕМ,содержащее управляемый делительчастоты, счетчик адреса, блок управления, первый элемент И, переключатель каналов, первый блок памятии двоичный умножитель, состоящийиз делителя частоты и элементай И-ИЛИ, где М - разрядность устройства, причем вход устройства соединен с первым входом первого элемента И, выход которого соединенсо счетным входом управляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналови входом делителя частоты,.кодовыйи импульсный выходы которого соединены соответственно с первой группойвходов элементаИ-ИЛИ и счетнымвходом счетчика адреса, вход и выход переключателя каналов соединенысоответственно с входом задания номера датчика устройства и первымадресным входом первого блока памяти 801109759 о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем использования памяти низкого быстродействия без снижения быстродействия устройства, в него введейы второй блок памяти, регистр, схема сравнения, коммутатор и второй элемент И, первый вход которого соединен с выходом элемента й И-ИЛИ, вторая группа входов которого подключена к соответствующим выходам коммутатора, первый и второй информационные входы которого соединены с выходами соответственно -первого и второго блоков памяти, выход регистра соединен с первым адресным входом вто-рого и вторым адресным, входом первого блоков памяти и первым входом схемы сравнения, второй вход которойузам соединен с выходом счетчика адресагак и информационным входом регистра, Я второй адресный вход второго блока памяти соединен с выходом переключателя каналов, выход схемы сравнения: соединен с управляющим входом коммутатора, выход второго элемента И соединен с выходом устройства, при" чем блок управления содержит ге а- вД тор, триггер, одновибратор, два фГ элемента И и элемент ИЛИ, выход фгенератора соединен с входами тригге-ра и одновибратора,первыми входами элемента ИЛИ и первого и второго эле- фЬ ментов И блока управления и вторымписи регистра, выход элемента ИЛИсоединен с установочным входом счетчика адреса. 1109759 выходу триггера и второму входу второго элемента И блока управления, выход которого соединен с входом за Изобретение относится к измерительной технике и может найти применение при создании многоканальных информационных измерительных систем, предназначенных для измере ния электрических и неэлектрических величин с использованием первичных преобразователей (датчиков) которые имеют нелинейную выходную характеристику.10Известно число-импульсное линеаризующее устройство, содержащее блоки памяти, позволяющие использоватьинформацию с нескольких датчиков с различной степенью нелинейности Г 13.15Однако структура такоголинеаризующего устройства существенно сужает число ПЗУ, выпускаемых в интегральном исполнении, кдторые могли бы быть использованы в подобных устрой ствах, а следовательно, сужает область применения устройств линеаризации. Объясняется это тем, что современные интегральные микросхемы (ИС), например ИС ТТЛ-типа, позволяют использовать частоты до 10- 25 МГц, что дает воэможность повысить быстродействие измерительных приборов, Наиболее быстродействующие ПЗУ, которые могли бы работать на близких 30 к этим частотам, выполняются на схемах ЗСЛ- или ТТЛ-типа. Например, ПЗУ, основанное на применении эмиттерно-связанной логикихарактеризуется временем выборки порядка 35 нс, т,е. позволяет работать на частотах, равных 25-28 ИГц. Однако такое быстродействие достигается за счет большого потребления мощности. Одна интегральная микросхема такого40 типа потребляет мощность порядка 710 мВт. Если при этом учесть малую емкость (2564) бит ИС, а следовательно, необходимость увеличения чис-ла входов ивыходов ПЗУ за счет 45 увеличения числа используемых ИС, становятся очевидными недопустимо большие затраты мощности на выполне" ние операции линеаризации.Существенно меньшим потреблением отличаются ИС, основанные на применении МДП- и в особенности КМДП-структур, Природа этих структур позволяет значительно повысить степень интегра" ции, а следовательно, и емкость ПЗУ с одновременным снижением потребляемой мощности. Однако время выборки этих ИС таково, что они могут работать на частотах, не превышающих 2 МГц. Как правило, для ИДП-структур характерным является время выборки, равное единицам микросекунд, Следовательно, необходимо создание таких структур линеаризующих устройств, которые могли бы использовать преимущество малой потребляемой мощности таких ПЗУ и избавиться от их недостаточного быстродействия.Наиболее близким к предлагаемому по технической сущности является устройство, содержащее управляемый делитель частоты, счетчик адреса, блок управления, первый элемент И, переключатель каналов, первый блок памяти и двоичный умножитель, состоящий из делителя частоты и элемента й И-ИЛИ, где й - разрядность устройства, причем вход устройства соединен с первым входом первого элемента И, выход которого соединен со счетным входом управляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналов и входом делителя частоты, кодовый и импульсный выходы которого соединены соответственно с первой группой входов элемента М И-ИЛИ и счетным входом счетчика адреса, вход и выход переключателя каналов соединены соответственно с входом задания номера датчика устройства и первым адресным входом первого блока памяти 1 ЛфНедостатком известного устройстваявляется невозможность примененияв нем энергетически экономичных,но имеющих низкое быстродействиепотониных запоминающих устройствбез снижения быстродействия.Цель изобретения - расширениеобласти применения путем использова"ния памяти низкого быстродействия безснижения быстродействия устройства. гПоставленная цель достигаетсятем, что в число-импульсное линеаризующее устройство с масштабированием,содержащее управляемый делитель час".тоты, счетчик адреса, блок управленияпервый элемент И, переключательканалов, первый блок памяти и двоичный умножитель, состоящий из делителя частоты и элемента И И-ИЛИ,где М - разрядность устройства, причем вход, устройства соединен с первымвходом первого элемента И, выходкоторого соединен со счетным входомуправляемого делителя частоты, управляющий вход и выход которого соединены соответственно с выходом переключателя каналов и входом делителячастоты, кодовый и импульсный выходыкоторого соединены соответственнос первой группой входов элементаМ И-ИЛИ и счетным входом счетчикаадреса, вход и выход переключателяlканалов соединены соответственно свходом задания номера датчика устройства и первым адресным входом первого блока памяти, дополнительновведены второй блок памяти, регистр,схема сравнения, коммутатор и второйэлемент И, первый вход которого соединен с выходом элемента Й И-ИЛИ,вторая группа входов которого подключена к соответствующим выходамкоммутатора, первый и второй информационные входы которого соединеныс выходами соответственно первого ивторого блоков памяти, выход регистрасоединен с первым адресным входомвторого и вторым адресным входомпервого блоков памяти и первым вхо- .дом схемы сравнения, второй входкоторой соединен с выходом счетчикаадреса и инрормационным входом регистравторой адресный вход второгоблока памяти соединен с выходомпереключателя каналов, выход схемысравнения соединен с управляющимвходом коммутатора, выход второгоэлемента И соединен с выходом уст фиг. 3 ; временные диаграммы блокауправления.Число-импульсное линеаризующееустройство с масштабированием содержит элемент И 1, управляемый делитель 2 частоты, двоичный умножитель .3, делитель 4 частоты, элемент Ч БИЛИ 5, коммутатор 6, блоки 7 и 8 памяти, переключатель 9 каналов, счетчик 10 адреса, регистр 11, схему12 сравнения, входы 13 и 14 устройства, блок 15 управления, генератор16 импульсов, триггер 17, одновибратор 18, элементы И 19 и 20, элемент 30 35 ИЛИ 21, элемент И 22, выход 23 ивход 24 устройства.Предлагаемое устройство работаетв два такта. В первом такте опре 40 деляется номер того участка аппроксимации (а следовательно, значения коэффициентов аппроксимации), в пределах которого находится значение преобразуемого (измеряемого) пара 45 метра Х. Во втором такте выполняетсяфункциональное преобразование (линеаризация) с использованием найденных коэффициентов. Графики (фиг. 1) отражают зависимости нелинеаризованного Йх и линеаризованного Мщ чисел импульсов от исследуемого параметра Х на входе и выходе устройства линеаризации соответственно. Диапазон нелннеаризованной зависимости ,ЙхРЖ разбит равномерно по оси ,й на четыре участка аппрокси- мации. ройства, причем блок управления содержит генератор, триггер, одновибратор,два элемента И и элемент ИЛИ, выходгенератора соединен с входами триггера и одновибратора, первыми входами элемента ИЛИ и первого и второго элементов И блока управления ивторым входом первого элемента Иустройства, второй вход второго эле- Омента И устроиства соединен с выходомчпервого элемента И блока управления,второй вход которого подключен квыходу триггера и второму входу второго элемента И блока управления, 15выход которого соединен с входом записи регистра, выход элемента ИЛИсоединен с.установочным входом счетчика адреса.На фиг. 1 представлены графики, 20поясняющие работу устройства; нафиг. 2 - блок-схема устройства, наВ известном устройстве в процессе его работы зависимость Йх =1 х преобразуют в линеаризованную М,: СЯ путем последовательной замены коэффициентов с(. , б. , с, о аппрок симации каждого участка на единый коэффициент с(, по мере возрастания числа Мх и перехода, таким образом, от первого участка к последующим более старшим, Такая замена предпо лагает равное быстродействие ПЗУ и, например, делителя частоты.Устройство помимо коэффициентов ь , хранящихся в .первом блоке 7 памяти, снабжается коэффициентами ф 15 которые записаны во втором блоке 8 памяти, Значения обоих коэффициентов выбираются из блоков памяти по окончании первого такта работы устройства.Во втором такте вначале в работу 20 вступает коэффициент ф 1, позволяющий без изменения состояния второго блока 8 памяти достичь точки Мц Я 1) после чего устройство переключается. на работу с коэффициентом 25 хранящимся в первом блоке 7 памяти. Таким образом, в процессе работы не производятся быстрые изменения кодов на выходах блоков 7 и 8 памяти, а следовательно, их быстродействие З 0 может быть существенно ниже быстродействия остальных узлов устройства.Устройство работает следующим образом.На выходе генератора 16 импульсов блока 15 управления формируются опорные временные интервалы, длительности которых в первом 1 щ и втором оп тактах одинаковы (фиг, 3). Первому такту предшествует начальная установка (" Сброс" ) счетчика 10 адреса нулевым потенциалом, формируемым на выходе блока 15 управления.В зависимости от номера канала,45 .т.е. от типа датчика, переключатель9 каналов устанавливается в соответствующее состояние, которое определяет масштабный коэффициент управляемого делителя 2 частоты. Масштабныи коэффициент управляемого делитеч50 ля 2, а также коэффициент деления делителя 4 частоты обеспечиваютнеобходимую длину участка аппроксимации, т,е, с приходом на вход 24 устройства числа импульсов, соответствующих длине участка аппроксимации, на выходе делителя 4 формируется один импульс. Следовательно, по окончании времени о 0 в счетчике 10 адреса оказывается записанным код, соответствующий тому участку аппроксимации, в пределах которого находится значение параметра Х.В момент окончания временного интервала ьотриггер 17, входящийв состав блока 15 управления, устанавливается в состояние "1", разрешая тем самым импульсу с выхода одновибратора 18 поступить на вход записи регистра 11, Перепадом О/1 этого импульса осуществляется перепись кода найденного номера участка аппроксимации с выходов счетчика 10 адреса в регистр 11.После окончания импульса "Перепись" на выходе блока 15 формируется отрицательный импульс "Сброс", устанавливающий счетчик 10 в исходное нулевое состояние. На этом заканчивается первый такт работы устройства.Таким образом, в общем случае результатом первого такта является определение коэффициентов 6; и Ф-. аппроксимации, коды которых формируются соответственно на выходах блоков 7 и 8 памяти. При этом следует учитывать, что (если значение Х соответствует первому участку аппроксимации) в конце первого такта на выходах обоих блоков 7 и 8 памяти формируется одинаковый код, соответствующий коэффициенту с:Ч первого участка аппроксимации. Если же номер адреса превышает единицу, то коэффициенту сС первого 7 блока памя- ти соответствует коэффициент ф 1 второго 8 блока памяти.Соответственно при работе устройства во втором такте возможны два варианта: первый - если по окончании первого такта регистр 11 оказывается в состоянии, соответствующем первому участку аппроксимации, и второй - если номер участка, записанный в регистре 11, равен двум и более.Если по окончании первого такта в регистре 11 хранится код первого участка аппроксимации, сигнал (например, "1") на выходе схемы 12 сравнения обеспечивает подачу на выход коммутатора 6 кода коэффициента Ж с выхода первого 7 блока памяти.В течение временило число 1 х импульсов нелинеаризованнои и немасштабированной частоты Г поступает на входуправляемого делителя 2 частоты.Одновременно число Йл импульсов линеаризованной импульсной последовательности подается на выход 23 устройства (т,е. производится считывание 5числа Н) .ЪЕсли по окончании первого тактав регистр 11 памяти записан .код, соответствующий второму и более участку аппроксимации, в начале второготакта, пока счетчик 10 адреса находится в исходном состоянии, на выходесхемы 12 сравнения формируется "0".В результате на выход коммутатора6 подается код коэффициента ф 1 415с выходов блока 8 йамяти. Этот коэффици. ент позволяет в пределах времени щдостичь точки М (Я на линейной характеристике (иг.1) без изменения значениякоэффициента. Таким образом, несмотря на изменение состоянии счетчика10 в процесса поступления импульсов на его вход, устройство поддерживает коэффициент аппроксимацииравным.,25В момент, когда на выход 23 подано число Н,Я, соответствующеесумме предыдущих целых участковаппроксимации, счетчик 10 адресапринимает состояние, равное состоянию ЗОрегистра 11. В результате на выходесхемы 12 сравнения сигнал с "0" изменяется на "1", что обеспечивает подачу на выход коммутатора 6 кода коэффициента 1. хранящегося в блоке 7 З 5памяти. Следовательно, для последующих ГМ(1,-4 Я ипульсов, поступающих на вход 24 устройства, коэффициент с, аппроксимации соответствует последнему для данного значения Х участку аппроксимации, кодкоторого, найденный в первом такте,хранится в регистре 11.Предположим, значение измеряемого(преобразуемого) параметра Х (фиг, 1) 45находится в пределах четвертогоучастка аппроксимации. Следовательно, за время , на вход управляелмого делителя 2 поступает И импульсов. По окончании первого такта выходные коды блоков 7 и 8 соответствуют коэффициентам Ы и 5 аппроксимации.В течение второго такта он ) навход делителя 2 также поступает Йимпульсов, При этом в начале второготакта (т.е. формирования интервала.оп) на выход коммутатора 6 подается код коэффициента. Затем,.когда на вход делителя 2 поступает51 импульсов (или на выходе 23 сфор.мировано М импульсов), на выход,коммутатора 6 поступает код коэффициента б.,л, В результате число Яна выходе 23 устройства линейно связано со значением Х измеряемого пара"метра.Таким образом, в процессе преобразования (в течение второго тактаработы устройства) не производитсяизменение выходных кодов обоих бло"ков памяти, а осуществляется лишькоммутация сигналов выходных цепей,Это позволяет использовать медленнодействующие ПЗУ, не снижая возможностей быстродействующей элементнойбазы, на. которой выполняются осталь-ные узлы устройства,Расчет коэффициентов ол аппроксимации, хранящихся в блоке 7 памяти,осуществляется аналогично известномуустройству. По произведенному такимобразом расчету находятся коэффициенты Ч , которые заносятся вблок 8 памяти. Они по существу являются. усредненными суммами найденных ранее корректирующих воздействий(сЦ) предыдущих участков аппроксимации,Предлагаемое число-импульсное линеаризующее устройство с масштабированием характеризуется расширением области применеиия, так как позволяет использовать наиболее экономичные, но медленнодействующие ПЗУ большой емкости совместно с ИС высокого быстродействия.1109 У 59 ф 43 Веиамйние" Составитель А,ЗоринТехред А. Бабинец Редактор А. Иотып Кор ректор Л. Пилипенк Заказ 6086/35 Тираж 699 ПоНИИПИ Государственного комитета СССРно делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. писное иал ППП "Патент", г. Ужгород, ул. Проектная,