Вычислительное устройство

(53) УДК 681, .3 (088.8) Гееударстеевкьй комитет СССР ое делам изобретений и еткритий(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО узлы сра узлы 15 Однак онструкц ля вычиию и не мо использ ния модуля комплексного чи ла,Наиболее близким к предлагаемомуявляется Вычислительное устройство,осуществляющее умножение и деление,о содержащее четыре сдвигающих регистра,два сумматора-вычитателя, триггер знака и узел управления, выходы первогои второго сдвигаюших регистров соответственно соединены с первым и вторымвходами первого сумматора-вычитателя,выход которого соединен с информационными входами первого сдвигающего регист.ра и триггера знака, выходы третьего ичетвертого сдвигающих регистров соеди 20иены соответственно с первым и вторымвходами второго сумматора-вычитателя,выход второго сумматора-вычитателясоединен с информационным входом треИзобретение относится к вычислительной технике и предназначено для вычисления модуля комплексного числа и вычисления, частного от произведения двух аргументов на третий и может быть использовано в автоматизированных системах цифровой обработки сигналов.Известны вычислительные устройства для вычисления модуля комплексного чис 113 М 131 и 43.Однако они не предназначены для вычисления частного от произведения двух аргументов на третий и имеют сложную конструкцию. Кооме того, устройства 1 1и 2вычисляют модуль комплексного числа лишь с точностью до постоянного . коэффициента,Известно вычислительное устройство для вычисления частного от произведения двух аргументов на третий, содержащее блок управления, пять сдвигающих регистров, три сумматора-вычитателя и блок анализа сходимости, содержащий 2нения, триггеры и логическиеФэто устройство имеет сложнуютьего сдвигающего регистра, выход триг: гера знака соедияен с управляющим входом второго сумматора-вычитателя, первый выход блока управления соединен с управляющим входом сдвигов второго З сжигающего регистра 6 .Известное устройство можно использовать для вычисления частного от произведения двух аргументов на третий 0 = 2 Х /У только если третий аргумент 10больше или равен половине первого аргумента Х. Кроме того, устройство не может выполнять операцию вычисления модуля комплексного числа.Цель изобретения - расширение функ- ьй циональных возможностей устройства за счет расширения области допустимых зна чений аргументов при вычислении часъ, ного от произведения двух аргументов на третий и возможности вычислениязначения модуля комплексного числа. Поставленная цель достигается тем, что вычислительное устройство, содержащее сдвигающие регистры, сумматорывычитатели, блок управления, триггер знака, причем выходы первого и второго сдвигающих регистров соединены с информационными входами первого сумматора-вычитателя, выход которого соединен с информационным входом первогосдвигающего. рег истра и информационным входом триггера знажа, выходы третьего и четвертого сдвигаюших регистров соединены с информационными входами второго сумматора-вычитателя выход кото-.35 рого соединен с информацйонным входом третьего сдвигающего регистра, выход триггера знака соединен с управляющим входом второго сумматора-вычитателя, первый выход блока управления соединен с входом управления с,цвигом второго сдвигающего регистра, содержит элемент ИЛИ-НЕ, коммутатор, а блок управления. содержит генератор тактовых импульсов, счетчики, элементы И, ИЛИ, триггер, -45 дешифратор, узел сравнения, формирователь импульсов и узел постоянной памяти, выходы которого с первого по десятый являются соответствующими выходами блока управления, при этом выход элемен-ф та ИЛИ-НЕ соединен с управляющим входом первого сумматора-вычитателя, а входы - с выходом триггера знака и шестым выходом блока управления, выход гретьего сдвигающего регистра сое. динен с информационным входом коммутатора, выход которого подключен к информационному входу четвертого сдвигаюшего регистра, выход второго сумматора-вычитателя соединен с информационным входом второго сдвигающего регистра, выход первого сумматора-вычитателя соединен с информационным входом четвертого сдвигающего регистра, первый выход блока управления соединен с входом управления сдвигом четвертого сдвигаюшего регистра, второй выход блока управления соединен с входом управления сдвигом первого сдвигающего регистра, третий выход блока управления соединен с входом управления занесением первого сдвигающего регистра, четвертый выход блока управления соединен с входами установки первого и второго сдвигающих регистров, пятый выход блока управления соединен с входами управления занесением второго и четвертого сдвигающих регистров, седьмой выход блока управления соединен с управляющим входом триггера знака, восьмой выходблока управления соединен с входом управления сдвигом третьего сдвигаюшего регистра, девятый выход блока управления соединен с входом управления занесением третьего сдвигаюшего регистра, десятый выход блока управления соединен с управляюшлм входом коммутатора, выход триггера знака соединен с входом блока управления, в котором выход генератора тактовых импульсов соединен с управляющим входом узла постоянной памяти и с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, выход которого соединен с адресным входом узда постоянной памяти и первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, счетный ,вход которого соединен с пятым выходом узла постоянной памяти, первым .входом триггера и первым входом элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, второй и третий входы элемента ИЛИ подключены соответственно к выходу узла сравнения и выходу триггера, второй вход которого соединен с четвертым выходом узла постоянной памяти, второй и восьмой выходы которо. го подключены к вычитаюшему и суммирующему входам соответственно третьего счетчика, выход которого соединен с вхо.дом дешифратора, выход которого подключен к первому входу второго элемента И, выход которого соединен с управляющим входом генератора тактовых импульсов, выход третьего элемента И через формирователь импульсов подключен к устано1001 1 О вочному входу первого счетчика, первый вход третьего элемента И соединен с входом блока управления, вторые входы второго и третьего элементов И соединены соответственно с одиннадцатым и 5 двенадцатым выходамиузла постоянной памяти, первый выход которого подключен к установочному входу второго счетчика.На фиг. 1 приведена функциональная схема вычислительного устройства; на фиг. 2 - . блок управления.Устройство содержит сдвигаюшие регистры 1 и 2, выходы которых соединены соответственно с входами сумматора вычитателя 3, сдвигаюшие регистры 4 и 5, .выходы которых соединены соответственно с входами сумматора-вычитателя 6, выход сдвигающего регистра 4 соединен также с информационным вхо дом коммутатора 7, выход которого соединен с установочными входами сдвигаю- щего регистра 5, Выход сумматора-вычитателя 3 соединен с информационными входами сдвигающих регистров 1 и 5, а 25 выход знакового разряда - и с информационным входом триггера 8 знака, выход которого соединен с одним из входов элемента ИЛИ-НР 9. Выход сумматоравычитателя 6 соединен с информацион- щ ными входами сдвигающих регистров 2 и 4. Устройство содержит блок 10 управления, первый выход которого соединен с входами управления сдвигом сдвигающих регистров 2 и 5, второй выход блока35 10 управления соединен с входом управления сдвигом сдвигаюшего регистра 1, Третий выход блока 10 управления соединен с входом управления занесением сдвигающего регистра 1, четвертый выход блока 10 управления соединен с входами установки сдвигающих регистров 1 и 2, пятый выход блока 10 управления соединен с входами управления занесением сцвигаюцих регистров 2 и 5 шестой .945 выход блока 10 управления соединен с другим входом элемента ИЛИ-НЕ 9, вы-ход триггера 8 знака соединен с управ;ляюшим входом сумматора-вычитателя 6 и входом блока 10 управления, выход элемента ИЛИ-НЕ 9 соединен с управляю 50 щим входом сумматора-вычитателя,3. Седьмой выход блока 10 управления соединен с управляющим входом занесения информации триггера 8 знака, восьмой выход блока 10 управления соединен с входом управления сдвигом сдвигающего регистра 4, девятый и десятый выходы. блока 10 управления соединены соответ 090 ественно с входом управления занесениемсдвигающего регистра 4 и с управляющим входом коммутатора 7,Блок 10 управления содержит счетчик 11, дешифратор 12, генератор 13тактовых импульсов, элемент И 14,счетчик 15, узел 16 постоянной памяти, счетчик 17, узел 18 сравнения,элемент ИЛИ 19, триггер 20, элемжты И 21 и 22, формирователь 23 импульсов, причем выход генератора 13соединен с входом элемента И 14, другой вход которого соединен со счетнымвходом счетчика 15. Выход счетчика 15соединен с адресным входом узла 16постоянной памяти, выходы которого спервого по десятый являются выходамисоответственно с первого по десятыйблока 10 управления, а управляющийвход соединен с выходом .генератора 13,выход счетчика 17 соединен с входомузла 18 сравнения, выход узла 18 сравнения соединен с входом элементаИЛИ 19, выход элемента ИЛИ 19 соеди,нен с вторым входом элемента И 14,установочный вход счетчика 17 соединенс другим входом элемента ИЛИ 19,нулевым входом триггера 20 и с пятымвыходом узла 16, выход триггера 20соединен с третьим входом элементаИЛИ 19, единичный вход триггера 20соединен с третьим выходом узла 16,другой вход узла 18 сравнения соединенс выходом счетчика 15, а счетный входсчетчика 17 - с пятым выходом узла16, одиннадцатый выход узла 16 соединен с входом элемента И 21, другойвход которого соединен с выходом дешифратора 12, а выход элемента И 21соединен с управляющим входом генератора 13, первый вход элемента И 22соединен с двенадцатым выходом узла16,. второй вход элемента И 22 является входом блока 10 управления, выходэлемента И.22 соединен с входом, формирователя 23 импульсов, выход которогосоединен с установочным входом счетчика15, Восьмой и второй выходы узла 16соединены с суммирующим и вычитающимвходами счетчика 11, выход которогоподключен к входу дешифратора 12.Устройство работает следующим образом. Для вычисления частного от произведения двух аргументов на третий =ХХ/, перед началом вьгчислений в сдвигающие регистры 1, 2 и 4 заносят соответственно первый, третий и второй операнды,и Х, Счетчики 11 и 17 и сдви-выхода триггера 20 через элемент гйюйий регистр 5 устанавливают в нулеИЛИ 19, тактовые импульсы поступают . вое состояние, триггер 20 - в единчч- на счетный вход счетчика 15. На выхоное, в счетчик 15 заносят адрес 20. де узла 16 по каждому из тактовых нм. После этого запускают генератор 13пульсов формируются управляющие имтактовых импульсов, Тактовые импульсы пульсы, соответствующие адресу, посту- (ТИ) поступают с его выхода на упРав- лающему на его адресный вход с выхоляющнй вход узла 16, а через элемент да счетчика (адреса) 15, Коды, запи- И 14, открытый единичным сигналом с санные в узле 16, приведены в таблице,0 0 1 0 1 0 1 0 1 0 О 0 1 0 0 0 0 0 0 0 0 0 0 0 0,2,4 18 1, 3, 5,17 0 0 0 1 0 0 0 0 О 0 0 0 0 0 0 0 1 1 0 0 0 О 0 20 21 ю 2325 ю -ф 3522,24,26,.,363738-47 0 0 0 0 0 0 0 0 0 0 0 1 0 1 О 0 0 1 1 0 0 0 0 О 0 0 1 0 0 .1 1 0 0 1 0 О 1 0 1 0 0 0 1 О 1 О О О 48, 50, 52,.., 62 0 0 0 0 0 0 О 0 0 0 1 О 0 0 0 0 0 0 0:1 0 О 0 О 49, 51, 53, 63 По первому тактовому импульсу про 31 исходит считывание кода из двадцатой ячейки узла 16. В этой ячейке единичная информация записана в шестом и седьмом разрядах, поэтому импульсы появляются на шестом и седьмом выходах узла 16 и блока 10 управления. С шестого выхода барка 10 управления управляющий импульс поступает на второй вход элемента ИЛИ-НЕ 9 и, инвертируясь на его выходе, нулевым уровнем поступает на управляющий вход сумматора-вычитателя 3 и включает его в режим вычитания. На выходе сумматора-вычитателя 3 в течение первого тактового импульса формируется разность Х-У чисел, записанных в сдвигающих50 регистрах 1 и 2. Импульс с седьмого вьюода блока 10 управления поступает на управляющий вход триггера 8 знака.По заднему фронту этого импульса в триггер 8 знака запишется знак разности - . По заднему фронту тактового импульса увеличивается на единицу и состояние счетчика 15. По второму тактовому импульсу из узла 16 считывается код из следующей, двадцать первой ячейки. В этом такте работы в соответствии с кодом, записанным в узле 16, вырабатывается импульс на его двенадцатом выходе и поступает на вход элемента И 22.Если в предыдущем такте разность 2. У была положительной, то на второй вход элемента И 22 с выхода триггера 8 знака поступает нулевой уровень, На выходе элемента И 22 вырабатывается также нулевой уровень. В этом случае по заднему фронту тактового импульса содержимое счетчика 15 увеличивается на единицу. По третьему тактовому импульсу сигналы вырабатываются на втором, шестом и седьмом выходах блока 10 управления, По переднему фронту импульса второго выхода блока 10 управления происходит сдвиг вправо содержимого сдвигающего регистра 1 и уменьшение на 1" содержимого счетчика 11, По импульсам с шестого и седьмого выходов блока 10 управления производится вы1001090 10 9числение разности;, -у и занесение эна- . щий элемент И 21. При выполнении очека разности в триггер 8 знака, Коды в редной команды иэ ячеек 48, 50, 52 ячейках 23-26 узла 16 и выполняемые 62 узла 16 управляющий импульс с его по этим кодам операции повторяют коды одиннадцатого выхода проходит ерез и операции иэ двадцать первой и двадцать 5 открытый элемент И 21 на вход генеравторой ячеек узла 16, тора 13 и переводит егов состояниеВ случае, если при выполнении команд Останов . После этого в третьем сдвииз ячеек 21, 23, 25 , 35 узла 16 гаюшем регистре 4 записан результат на второй вход элемента И 22 с выхода от деления произведения двух аргументов триггера 8 знака поступает единичный 10 на третий 0= ЕХ/У.сигнал, то с двенадцатого выхода узла Для вычисления модуля комплексного 16 на вход. формирователя 23 импульсов числами:4)(ф+ необходимо записать в проходит управляющий импульс, по задке- сдвигающие регистры 1 и 5 число , а му фронту которогоформируется импульс в сдвигающие регистры 2 и 4 - число , на выходе 23 формирователя. Этот им установить в нулевое состояние триггер пульс записывает в счетчик 15 число знака, счетчики 11 и 15 и запустить 37, В этом случае по следующему так- генератор тактовых импульсов 13, товому импульсу выполняется команда После этого по программе, записанной из тридцать седьмой ячейки узла 16, в ячейках 0-19 узла 16, выполняется По этой команде вычисляется и записы алгоритм вычисления величины Я )( + ьается в сдвигающий регистр 1 разность в соответствии с алгоритмом:,3 о = 2-У, а в сдвигающий регистр 5 переписывается число из сдвигающего регистра 4.Далее по командам из ячеек 38-47 узла 16 производится вычисление величины Ю=2. М(в соответствии с алгорит- мом:Х р хГ" )1+ 1 КС=бЯи )т,= у- су г ). ЭО При этом в результате выполнения . программы из ячеек 20-36 узла 16, независимо от величины аргументов Ч и Х, записанных в сдвигаюшие регистры 1 и 2 перед пуском устройства, обеспечивается соотношение "О = Лу-(0, являющееся достаточным условием сходимостиао выбранного алгоритма, Поэтому в предлагаемом устройстве обеспечивается вычисление операции Ц: ЕХ/У независимоот величины аргументов Х, 1, 2Посл. выполнения алгоритма (1) величина О =1, Х/записана в сдвигаюшем45 регистре 4. Для получения результата 0:)(/(,необходимо умножить число О на целую степень двух. По командам, .записанным в ячейках 48-63 узла 16 выполняется сдвиг числа О влево на столько разрядов,.на сколько было сдвинуто число Х при выполнении команд из ячеек 20-36 узла 16. При каждом сдвиге на один разряд увеличивается на единицу содержимое счетчика 11. В55 сцучае равенства содержимого счетчика нулю, на выходе дешифратора 12 вырабатывается единичный сигнал, открываюКоэффициент Я определяется выраже- нием Для выполнения алгоритма (2) командыиз ячеек узла 16 с нечетными номерами3, 5, , 17,голжны выполняться соответственно два, три, , девять раэ.Это обеспечивается тем, что каждый разпри выполнении команд из ячеек узла16 с четным номером 2, 4, , 16импульс с пятого выхода узла 16 устанавливает в нулевое состояние триггер 20 исчетчик 17. При выполнении следующейпо счету команды из ячейки узла 16 снечетным номером на все входы элемента ИЛИ 19 поступает нулевой уровень,элемент И 14 закрыт нулевым уровнемс выхода элемента ИЛИ 19, поэтому содержимое счетчика 15 не увеличивается.При выполнении этих команд импульсомс первого выхода узла 16 увеличиваетсясодержимое счетчика 17 до тех пор,пока оно не сравняется с числом, поступающим на второй вход узла 18 .сравнения. Требуемое количество повторенийкоманды обеспечивается тем, что ко второму входу узла 18 сравнения подключены все разряды счетчика 15, кромемладшего, Сигнал сравненияс выходаузла 18 сравненид через элемент ИЛИ19 и элемент И 14, открытый тактовымимпульсом, поступает на счетный вход счетчика 15 и обеспечивает переход к выполнению следующей команды.После выполнения команду из восемнадцатой ячейки узла 16 в сдвигаюшем Ю регистре 4 будет записано число(;ф)(+.Я Для получения точного значения результата по команде из ячейки 19 узла 16 в сдвигающие регистры 1 и 2 по установочным входам записываются числа соответственно 1 и ОеДалее выполняется алгоритм (1) с начальными условиями 20 = 1, о 6, ;В,/уяе чя, после выполнения кс торого понучвем в спвигеющем регистре я 4 моиувв коминексного числе О: lнякуя. Вычислительное устройство, содержащее сдвигающие регистры, сумматорывычитатели, блок управления, триггер знака, причем выходы первого и второго сдвигающих регистров соединены. с информационным входами первого сумматоравычитателя, выход которого соединен с информационным входом первого сдвигаюше 7 о. регистра и информационным входом триггера знака, выходы третьего и чет-. З вертого сдвигающих регистров соединены. с информационными входами второго сумматора-вычитателян выход которого соединен с информационньм.,входом третьего сдвигающего регистра, выход триг 40 гера знака соединен с управляющим вхо- . дом второго сумматора-вычитателя, первый выход блока управления соединен с входом управления сдвигом второго сдвигающего регистра, о т л и ч а ю щ е е - с я тем, что, с целью расширения функциональных возможностей устройства за счет расширения области допустимых значений аргументов при вычислении частного от произведения двух аргументов на тре- о тий и возможности вычисления значения модуля комплексного числа, оно содержит элемент ИЛИ-НЕ, коммутатор, а блок управления содержит генератор тактовых импульсов, счетчики, элементы,И, ИЛИ, фф триггер, дешифратор, узел сравнения, формирователь импульсов и узел постоянной памяти, выходы которого с первого по 11 1001000 12десятый являются соответствующими вы-.ходами блока управления, при этом выход элемента ИЛИНЕ соединен .с управляющим входом первого сумматора-вычитателя, а входы - с выходом триггера знака и шестым выходом блока управления, выход третьего сдвигающего регистра соединен с информационным входом коммутатора, выход которого подключен к информационному входу четвертого сдвигаюшего регистра, выход второго сумматора-вычитателя соединен с информационным входом второго сдвигающего регистра, выход первого сумматора-вычитателя соединен с информационным входом четвертого сдвигающего регистра, первый выход блока управления соединен с входомТаким образом, предлагаемое устРой- управления сдвигом четвертого сдвигаю- ство позволяет вычислять множительно- щего регистра, второй выход блока управделительную операцию при любых значе о ления соединен с входом управления сдвиниях аргументов и точное значение мо- гом первого сдвигающего регистра, тредуля комплексного числа, тий выход блока управления соединен свходом управления занесением первого сдвигающего регистра, четвертый выход .Ф о Р м У л а и з о б Р е т е н и Яблока управления соединен свходамиустановки первого и второго сдвигающих регистров, пятый выход блока управления соединен с входами управления занесением второго и четвертого сдвигающих регистров, седьмой выход блока управления соединен с управляющим входом триггера знака, восьмой выход блока управления соединен с входом управления сдвигом третьего сдвигаюшего регистра, девятый выход блока управления соединен с входом управления занесением третьего сдвигающего регистра, десятый выход блока управления соединен с управляющим входом коммутатора, выход триггера знака соединен с входом блока управления, в котором выход генератора тактовых импульсов соединен с управляющим входом узла постоянной памяти и с первым входом первого элемента И,выход которого соединен со счетным входом первого счетчика, выход которогосоединен с адресным .входом узла постоянной памяти и первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, счетный вход которого соединен с пятым выходом узла постоянной памяти, первым входом триггера и первым входом элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, второй и третий входы элемента ИЛИ подключены соответственно к выходу узла сравнения и выходу триггера, второй вход которого соединен с четвертым выходом узла постоянной13 1001000 14памяти, второй и восьмой выходы .которо- чен к установочному входу второго счетго подключены к вычитаюшему и сумми- чика.руюшему входам срответственно третьего Источники информации,счетчика,.выход которого соединен спринятые во внимание при экспертизе входом дешифратора, выход которого 1. Авторское свидетельство СССР подключен к первому":входу второго эле-404082, кл. 606 Р 7/544, 1971. мейта И, выход которого соединен с управ Авторское свидетельство СССР ляюшим входом генератора тактовых им- .634271, кл 006 Г 7/38, 1976. пульсов, выход третьего элемента И че-, 3. Авторское свидетельство СССР рез формирователь импульсов подключен 0392494, кл.606 В 7/38, 1971. к установочному входу первого счетчика, 4. Авторское свидетельство СССР . первый вход третьего элемента И соеди-623202 кл. 606 Р 7/38, 1976.нен с входом блока управления, вторые 5. Авторское свидетельство СССР входы второго и третьего элементов И633016, кл. 606 Т 7/38, 1975. соединены соответственно с одиннадцатыМ 136. Оранский А, М. Аппаратные меи двенадцатым выходами узла постоян- тоды в БВТ. Минск, изд-во БГУ, 1977, ной памяти, первый выход которого подклк с. 179-180, рис. 6,10 (прототип).,1001090 Составитель В. Березкинедактор Н. Сташишина Техред, Т,Маточка Корректор М,Тираж 704 Подпис ИПИ Государственного комитета СССР по делам изобретений и открытий 3035, Москва, Ж, Раушская набд