Множительно-делительное устройство

(22) Заявлено 21.08.81 (21) 3331345/18-24с присоединением заявки Нов(23)лриоритет - :Опубликовано 07.02.83. Бюллетень Но 5 И) М. Ка.з 6 06 С 7/16 Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 07. 02. 83(72 Авторыизобретения В.Н.Лапенко и И.К.Герасин ь с Московский институт электронной техники ";,(71 Заявитель(54) МНОЖИТЕЛЬНО ЦЕЛИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к элект"рическнм вычислительным устройствами может быть использовано в аналоговых вычислительных машинахИзвестно множительно-делительноеустройство, содержащее регулируемыйдифференциальный усилитель, операционный усилитель 1 .НедостатоК этого устройства - низкая точность работы при большом изме10ненни уровня входных сигналов.Наиболее. близким к предлагаемому.точностью работы вследствие изменения 20параметров логарифмических усилителей от температуры.Цель изобретения - повьвпение точности выполнения множнтельно-делительных операций,Указанная цель дастигается тем,что множительно-делительное устройство, содержащее первый, второйитретий логарнфмирующие блоки, антилогарифмирующий диод, один вывод ко- З 0 торого соединен с входом первогооперационного усилителя, выход последнего является выходом.множительноделительного устройства, выход второго логарнфмирующего блока черезсоединенные последовательно первыйи второй масштабирующие- резисторыподключен к выходу третьего:логариф"мирующего блока, второй операционныйусилитель, введены первый, второй итретий интеграторы, модулятор, Фазочурствительный выпрямитель, распределитель импульсов и коммутатор, причем входы первого, второго и третьего интеграторов подключены к соответствующим выходам коммутатора, выход первого операционнога усилителячерез второй операционный усилительсоединен с входом фазочувствительного выпрямителя, выход которого нодклв"чен к управляющему входу коммутаторавход модулятора соединен. с выходомпервого операционного усилителя, входкоторого подключен к выходу модуля"тора, выход первого логарифмирувщегоблока соединен с вторьм выводом антилогарифмирувщего диода, неинвертирующие входй первого, .второго итретьего логарифмирующих блоков является соответственно первиа, вторьжи третьим входами множительно-делительного устройства, второй выводпервого масштабирующего резисторасоединен с инвертирующим входом первого логарифмирующего блока, выходыпервого, второго и третьего интеграторов соединены с первыми управляющими входами соответственно первого,второго и третьего логарфмирующихблоков, выходы распределителя импульсон подключены соответственно к управляющим входам модулятора, фазочувствительного выпрямителя, коммутатора и к вторым управляющим входампервого, второго и третьего логарифмирующих блоков.Логарифмирующий блок содержитсоединенные последовательно модулятор, первый операционный усилитель,оптрон, второй операционный усилитель, логарифмирующий диод, второйвывод логарифмирующего диода подключен к входу первого операционногоусилителя, выход которого являетсявыходом логарифмирующего блока, между выходом и входом блока второгооперационного усилителя подключен 2масштабный резистор отрицательной обратной связи, вход модулятора является неинвертирующим нходом логарифмирующего блока, управляющий входоптрона является перным управляющим 30входом логарифмирующего блока, вторымуправляющим входом которого являетсяуправляющий вход модулятора, инвертирующий вход второго операционногоусилителя является инвертирующим 35"входом логарифмирующего блока.причем модулятор содержит первыймасштабный резистор, первый и второйвыводы которого являются соответственно нходом и ныходом модулятора, 40параллельно первому масштабному резистору подключена цепь иэ соединенных последовательно второго масштабного резистора и ключа, управляющийвход ключа является управляющим нходом модулятора,На фиг.1 изображены функциональные схемы множительно-делительногоустройства и входящих в его составлогарифмирующего блока и модулятора",на Фиг.2 - сигналыдействующие вомножительно-делительном устройстве.устройство включает первый, второй и третий логарифмирующие блоки1-3, антилогарифмирующий диод 4,первый и второй операционные усили- Ители 5 и б, фаэочувствительный выпрямитель 7, распределитель 8 импульсов, коммутатор 9, первый, второйи третий интеграторы 10-12, первыйи нторой масштабирующие резисторы Я13 и 14, модулятор 15, первый, второй и третий входы 16-18 и выход 19,Логарифмирующий блок содержитмодулятор 20, лтарифмирующий диод21, первый операционный усилитель у 22, оптрон 23, масштабный резистор24 отрицательной обратной связи, второй операционный усилитель 25, неиннертирующий вход 26, инвертирующий вход 27, первый и второй управляющие входы 28 и 29 ивыход 30.Модулятор включает первый и второй масштабные резисторы 31 и 32,ключ 33, вход 34, управляющий нход35 и выход 36.Множительно-делительное .Устройство работает следующим образом,На первый, второй и третий входы16-18 подаются входные напряжениясоответственно О , О 2 и О , например,на первый вход 16 - делимое, на второй вход 17 - делитель, на третийвход 18 - масштабный коэффициент (сомножитель). С выходов распределителя 8 импульсов на вторые управляющие входы 29 первого, второго и третьего логарифмирующих блоков 1-3 поступают соответствующие управляющиесигналы О, 02 и О (Фиг.25, ь,а),Эти сигналы представляют собойчередующиеся последовательности логических 0 и 1, сдвинутыеотносительно друг друга на одинаковые интервалы времени Тьр, при этомуправляющий сигнал Оявляется ин-версным относительно управляющих сигналов О и Оуз. Уровень логических1 и 0 соответствуют закрытому и открытому состояниям ключеймодуляторов 15 и 20. Частота повто-.рения управляюих сигналов О, Оуи О, равна - и значительно мейвЗТ1ше частоты в ,- управляющего сигналаоОу,), поступающего на управляющие входй модулятора 15 и фазочувстнительного выпрямителя 7,Входные напряжения с первого, второго и третьего входов 16-18 преобразуются н первом, втором и третьемлогарифмирующих блоках 1-3 так, чтона их выходах формируются направленния, пропорциональные логарифму входных напряжений.В момент времени 1 - 1 на второй управляющий вход первого лога"рифмирующего блока 1 поступает управляющий сигнал О (фиг,2 б ). Напряжение на выходе первого логарифмирующего блока 1 принимает два значения111,1 Ч, )(ЭоКт О 52О = -- Рп (2)2 )ьгде К - постоянная Больцмана 1заряд электрона;Зо - ток насыщения диода;Т 1 - температура логарифмирующегодиода 21 первого логарифмирующего блока 115,52 - крутизна преобразования мо-дуляторов 15 и 20, когдаэ их ключи замкнуты и разомкнуты соответственно;К 1 - коэффициент передачи первогологарифмирующегоблока 1.В момент времени 1 - 4,2 поступает управляющий сигнал Ог (фиг,2 ь) на второй управляющий вход второго логьрифмирующего блока 2, при этом напряжение на его выходе принимает два значенияктг 1 О 25,О: -- Еп (3)Кг доКтг 1 О 2 52и: -- Еп, (4)г 0,где К - коэффициент передачи второ 2го логарифмирующего блока21Т - температура логарифмирующегоЧдиода 21 второго логарифми-.рующего блока 2.В момент времени 1 -поступа 2 3 ет управляющий сигнал 03 (фиг, 2 г,) на второй управляющий вход третьего логарифмирующего блока 3 и напряжение на его выходе в этом интервале времени принимает два значенияКТ О,5-- Ео ") 5)с, к, эо.кт 1 О 35- я - ",,), к э,где К - коэффициент передачи тре 3тьего логарифмируюшего блока ЗЭт 3 - температура логарифмирующегодиода 21 третьего логарифмирующего блока 3,Таким образом, на выходах первого, второго и третьего логарифмйрующих блоков 1-3 в течение времени (Фиг.2 д, е,ж) с периодом повторения ЗТ Формируются пульсирующие напряжения, определяемые соответст- венно по формулам (1) в . (6).Эти напряжения, суммируясь с учетом знака в первом логарифмирующем блоке 1, приводят к появлению наего выходе 30 напряжения, которое в интервале времени 10 -13 принимает. четыре значенияО 41-О 12 К 4 О 22 К 0,1; ( )042=011 К Огг 5 3144 11 4 гггде К 4, К 5 - коэффициенты,. равныеотношению сопротивле"ния оптрона 23 к сопротивлениям первого и второго масштабирующих ре зисторов 13, и 14 соответственно.При условии, что величины сопротивлений первого и второго масштаби"рующих резисторов Р 13 и Р 14 и масштаб ного резистора 24 отрицательной связи равны, выполняется равенство1К =К: - (11)4 5 К Подставляя в выражения (7) - (10).значения напряжений из (1) - (6) иуситывая (11), получим+ - 3 - Дп - ; (14 )кт 1 Оз 51КК 3 ЭоктО,5 ктг 1 ОРг,ф, Е 0"- -- Ео - +44 Ч,К 1 эо Ч к 1 кг . 0ктЗ 1 Е 3 2 (1)9, К 1 кэ 0 20 25 35 40 .Из выражений (12) - (15) видно, чтосуммарное выходное напряжение первого логарифмирующего блока 1 имеет(14) и (15), получим приращение .напряжения на выходе первого логарифмирующего блока 1 50 Ц:О -О: -- Ь - ; (16)а 1- 42 41 Ч, к 521 1О:О -О: -- ЕП, - ; (1.1)аг 42 43 4 КК 2 52кт 51О: О -О: - 3, - Еп - (1а 42 44 с, К. Кг 52 Полученные величины приращений 60 напряжения для интервала времени1 -С пропорциональны температурам логарйфмирующих диодов 21 и обратнрпропорциональны коэффициентам, передачи соответствующих логарифмирующих 65 блоков.995098 Таким образом, на выходе первого логарифмирующего блока 1 напряжение имеет приращение в вкде меандра (фиг.2 и). Это напряжение поступает на антилогаркфмирующий диод 4, вызывая через него соответствующий ток, 5 . который подается на первый операцион ный усилитель 5 и модулятор 15, которые совместно выполняют функцию преобразователя ток - напряжение с переменной крутизной, изменяемой с часто той сигнала (фнг.2 ч). В результате чего на выходе первого операционного усилителя 5 появляется напряжение, имеющее переменную составляющую в виде меандра. Эта составляющая усили вается вторым операционным усилителем 6 и выпрямляется фаэочувствительным выпрямителем 7.В.интервале времени 10 -Е к выходуЭ фаэочувствительного выпрямителя 7 че О рез коммутатор 9 поочередно подключаются первый, второй и третий интеграторы 10-12.Выходные напряжения этих интеграторов подаются на первые управляющие входы соответственно; первого, второго и третьего логарифмирующих блоков 1-3 и изменяют их коэффициенты передачи таким образом, что переменная составляющая в выходном напряжении первого операционного усилителя 5 . уменьшается. Регулировка происходит до тех прр, пока переменная составляющая не станет равной нулю. При этом напряжение на антилогарифмирующем диоде 4, связанное с вцходным напряжением логарифмической зависимостью в интервале времени 9 о - 1 з, принимает толька .два значения Т14 О формула изобретения 1. Иножнтепьно-делительное устройство, содержащее первый, второй и тре" тий логарифмирующие блоки, антилогарифмирующий диод, один вывод которого соединен с входом первого операционного усилителя, выход последнего является .выходом множнтельно-дели- тельного, устройства,выход второго логарифмирующего блока через соеди-, ненные последовательно первый и второй масштабирующие резисторы подклю" чен к выходу третьего логарифмирую щего блока, второй операционный усилитель, о т л и ч а ю щ е е с я тем, что,с целью повышения точности выполнения множительно-делительных операций, в него введены первый, второй бз к третий интеграторы, модулятор, фавхгде Т - температура антклогаркфмирующего диода 4.Вычитая (20) из (9), получим ве личину переменной составляющей 3 0,% В установившемся режиме величина переменной составляющей с выхода первого логарифмирующего блока 1 должна быть равна величине (21), т.е.1 Приравнивая (16) и (21), (17) и (21), (18) и (21), получим соотношения между температурами переходов логарифмирующих диодов 21 и аитилогарифмирующего диода 4 Из этих выражений находятся значения коэффициентов передачи первого, второго и третьего логарифмирующих блоков 1-3, после чего получим 0, Ф Вп - -- -. - 1 п -(261 КТ 0 ОЭ 91 КТ 91 42о ЧЭ 1 Т 4 (вы" 1еп : еп 3 (2 в) % 3 о % 3 о Иэ прйведенного Описания работы и доказательства следует, что различия в температурах диодов и их дрейФ не влияют на точностные характеристики предлагаемого множительно-делн тельного утсройства, т,е. Оно обладает более высокой точностью выполнения множительно-делительной операции.зочувствительный выпрямитель, распределитель.импульсов и коммутатор, причем входы первого,.второго и третьего интеграторов подключены к соответствующим выходам коммутатора, выход первого операционного усилителя через второй операционный усилитель . соединен с входом Фаэочувствительного выпрямителя, выход которого подключен к управляющему входу коммутатора, вход модулятора соединен с выходом первого операционного усилителя, вход которого подключен к выходу модулятора, выход первого логарифмирующего. блока соединен с вторая выводом антилогарифмирующего диода, неинвертн рующие входы первого, второго и третьего логарифмирующих блоков являются соответственно первьаа, вторым ,и .третьим входами множительно-делиь, .тельного устройства, второй вывод 2 О первого масштабирующего резистора соединен с инвертирующим входом пер.вого логарифмирующего блока, выходы первого, второго и третьего интеграторов соединены с первыми управляю щнми входами соответственно первого, второго и третьего логарифмирующих блоков, выходы распределителя импульсов подключены соответственно к управляющим входам модулятора, Фазочувствительного выпрямителя, коммутатора и к вторым управляющим входам первого второго и третьего логарифмнрующйх блоков.352. Устройство по п,1, о т л и ч а-: ю щ е е с я тем, что логарифмирую" щий блок содержит соединенные последовательно модулятор, первый операционный усилитель, оптрон, второй операционный усилитель, логарифмирующий диод, второй вывод логарифмирующего диода подключен к входу первого операционного усилителя, выход которого является выходом логарифмирующего блока между выходом и входомУ.м второго операционного усилителя под ключен масштабный резистор отрицательной обратной связи, вход модуля-. тора является неинвертирующим входом логарифмирующвго блока, управляющий вход оптрона является первым управляющим входом логарифмирующего блока, вторьщ управляющим входом которого. является управляющий вход модулятора, инвертирующий вход второго операционного усилителя является инвертирующим входом логарифмирующего блока.3, Устройство по п.1, о т л и ч а-,ю щ е е с я тем, что модулятор содержит первый масштабный резистор,первый и второй выводы которого являются соответственно входом и выходом модулятора, параллельно первомумасштабному резистору подключенацепь из соединенных последовательновторого масштабного резистора .и ключа, управляющий вход ключа является управляющим входом модулятора.Источники информации,принятые во внимание при экспертизе1, Алексеенко А.Г. и др. Применение прецизионных аналоговых ИС. М.,ффРадио н связьфф, 1981, с. 95-96,рис, 3.17.2. Жилинскас Р-П.П, Измерителиотношения и их применение в радиоизмерительной технике. М., ффСов. радиоф, 1975 с. 85, рис. 3,26 (прототип.995098 Составитель О,ОтрадновРедактор А.Мотыль Техред Ж.Кастелевич Корректор Г Ог ППП Патентф, г.ужгород, ул.Проектная фи з 646/34 Тираж 704ВНИИПИ Государственного по делам изобретений и113035, Москва, Ж, Рау Подписомитета СССРткрытийкая наб., д,