Устройство для обнаружения неисправностей цифровых систем

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 949659(22) Заявлено 29. 10. 79 (21) 2833278/18-24 с присоединением заявки Ио -(23) Приоритет 6 06 Р 11/00 Государственный комитет СССР по делам изобретений и открытийОпубликовано 07.08 82. Бюллетень Мо 29 Дата опубликования описания 07,08.82(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ ЦИФРОВЫХ СИСТЕМ Р1Изобретение относится к вычислительной технике и может быть использовано для контроля цифровых систем.По основному авт.св. М 561965известно устройство для обнаружениянеисправностей цифровых систем,содержащее постоянный запоминающий блок,блок управления, счетчик команд,блок вывода информации, входные и выходные коммутаторы, блок сравнения,блок индикации, регистр приема инфор-,мации, сумматор, схемы ИЛИ и схемы Ипричем контролируемые выходы проверяемой системы, подключенные к выходному коммутатору, соединены с входамипервой схемы ИЛИ, выход которой подключен к первым входам третьей и четвертой схем ИЛИ, а также через первуюсхему И и вторую схему ИЛИ соединенс входом регистра приема, управляющийвход"которого подключен к одному извыходов блока управления, а выходк входу сумматора и к первому входувторой схемы И, второй вход которойсоединен с выходом блока управления,выход второй схемы И через третью схему ИЛИ подключен к одному из входовблока сравнения, два других входакоторого соединены .с блоком управления и блоком вывода информации, а ЗО выход - с блоком индикации и однимиэ входов блока управления, два других выхода блока вывода информации подключены к входному коммутатору и второму входу четвертой схемы ИЛИ, а входы - к блоку управления и постоянному запоминающему блоку, соединенному с блоком управления, блоком индикации и счетчиком команд, выходы блока управления соединены с блоком индикации, входным коммутатором сумматором, вторым входом первой схема И и выходным комиутатором, выходы входного коммутатора подключены к входам проверяемой системы 113,.:Недостатком известного устройства является трудность разделения неисправности между проверяемой системой и устройством для обнаружения неисправностей, так как в режиме автоматической самопроверки в известном устройстве не проверяются блок вывода информации, входной и выходной коммутаторы,первая схема ИЛИ, первая схема И, первый вход второй схемы ИЛИ и вторые входы третьей и четвертой схем ИЛИ. Поэтому при отрицательном результате проверки функционирования цифровой системы нельзя с абсолютной точностью определить, что неисправнаяроверяемая система,так как возможна неисправность самого устройства для нахождения неисправностей. Данный недостаток существенно снижает надежность работы известного устройства, 5Цель изобретения - повышение надежности,Для достижения поставленной цели в устройство для обнаружения неисправностей цифровых систем введен 10 коммутатор самопроверки, причем выходы входного коммутатора подключены к первой группе входов коммутатора самопроверки, вторая группа входов которого подключена к группе выходов проверяемой системы, группа выходов коммутатора самопроверки соединена с группой входов выходного коммутатора, первый вход коммутатора самопроверки соединен с управляющим выходом блока управления.На Фиг. 1 представлена структурная схема предлагаемого устройства; на Фиг. 2 - функциональная схема коммутатора самопроверки; на Фиг. 3 - Функ 25 циональная схема блока управления. Устройство для обнаружения неисправ ", ностей цифровых систем содержит постоянный запоминающий блок 1, предназначенный для хранения программы самопроверки устройства и программы проверок контролируемой системы 2. ИнФормационные выходы блока 1 связаны с блоком 3 управления и блоком 4 вывода информации. Блок 3 управляет работой остальных блоков и схем устройства в соответствии с программами, записанными в постоянном запоминающем блоке 1, Для этого выходы блока 3 связаны с управляющими входами постоянного 4 О запоминающего блока 1, блока 4 вывода информации, счетчика 5 команд, предназначенного для органиэации последовательной выборки информации из постоянного запоминающего блока 1, 45 коммутатора б входных шин (входного коммутатора), связанного с блоком 4 вывода информации, выходного коммутатора 7, блока 8 сравнения, служащего для сравнения информации, приходящей из проверяемой системы 2 или с выходов входного коммутатора б в режиме самопроверки, с эталонной инФормацией, поступающей через блок 4 вйвода информации из постоянного запоминающего блока 1, блока 9 индикации, предназначенного для высвечиванИя в двоичном коде местонахождения неисправности, информационные входы которого соединены с выходами счетчика 5 команд, а другой управляю 60 щий вход связан с выходом блока 8 сравнения, регистра 10 приема, служащего для приема н суммирования информации системы 2 или информации с выходов входного коммутатора б в режиме б 5 самопроверки, одноразрядного сумматора 11, предназначенного для суммирования по модулю 2 , где и - числоразрядов регистра 10 приема, информации из постоянного запоминающегоблока 1, проверяемой системы 2 илиинформации с выходов входного коммутатора б в режиме самопроверки, первой схемы Р 12, второй схемы И 13.Входы блока 3 управления соедине-,ны с выходом блока 8 сравнения, с выходами кнопки 14 "Пуск,", служащейдля запуска устройства, и кнопки15 "Сброс"предназначенной для приведения предлагаемого устройства внулевое состояние. Выходы выходногокоммутатора 7 связаны с входами первой схемы ИЛИ 16, выход которой через первую схему И 12 и вторую схемуИЛИ 17, второй вход которой соединенс выходом сумматора 11, связан с входом регистра 10 приема. Выход регистра 10 приема соединен с одним иэвходов сумматора 11 и через вторуюсхему И 13 и третью схему ИЛИ 18,второй вход которой связан с первойсистемой ИЛИ 16, подключен к входУблока 8 сравнения. Второй вход сумматора 11 связан с выходом четвертойсхемы ИЛИ 19, один вход которой соединен с выходом первой схемы ИЛИ 16,а второй - с одним из выходов блока4 вывода информации. Выходы входногокоммутатора б соединены с входамикоммутатора 20 самопроверки и а вхОдами проверяемой системы 2, выходикоторой через коммутатор 20 самопроверки подключены к входам выходногокоммутатора 7, Управляющий вход коммутатора 20 самопроверки соединен содним из выходов блока 3 управления.Коммутатор 20 самопроверки фиг.2предназначен для подключения к входамвыходного коммутатора 7 выходных шиквходного коммутатора б в режиме самопроверки предлагаемого устройстваили выходных шии проверяемой системы2 в режиме проверки контролируемойсистемы 2,Коммутатор 20 самопроверки состоит из схем И 21 и 22, иивертора 23 и схем ИЛИ 24. Первые входы схем И 21 соединены с соответствующими выходами входного коммутатораб, а вторые входы схем И 21 объединены между собой и подключены к входу инвертора 23 и к управляющему входу коммутатора 20 самопроверки. Управляющий вход коммутатора 20 самопроверки соединен с одним иэ выходов блока 3 управления. Первые входы схемы И 22 соединены с соотвеТствующими выходами проверяемой системы 2, вторые входы схем И 22 объединены между собой и подключены к выходу инвертора 23. Выходы схем И 21 и 22 соединены с входами соответствующих схем ИЛИ 24, выходы которыхсоединены с соответствующими входамивыходного коммутатора 7.Коммутатор 20 самопроверки работает следующим образом. В режиме самопроверки блок 3 управления выдаетна управляющий вход коммутатора 20 са.5мопроверки сигнал с уровнем логической единицы, который воздействует навторые входы схем И 21 н подключаетих к входам схем ИЛИ 24. Схемы И 22заблокированы уровнем логического 10нуля, воздействующего на их вторыевходы и поступающего с выхода инвертора 23. Поэтому к выходам схем ИЛИ24 через схемы И 21 подключаются выходные шины входного коммутатора 6,информация с которых через коммутатор20 самопроверки поступает на входывыходного коммутатора 7,При проверке контролируемой системы 2 на управляющий вход коммутатора20 самопроверки поступает сигнал суровнем логического нуля, которыйблокирует схемы И 21. Уровень логической единицы с выхода инвертора23 воздействует на вторые входы схемИ 22 и подключает их к входам схемИЛИ 24. Поэтому к выходам схем ИЛИ24 через схемы Н 22 подключаются выходные шины проверяемой системы 2,информация с .которых через коммутаторсамопроверки 20 поступает на входывыходного коммутатора 7.Пример реализации одного иэ вариантов блока 3 управления представленна фиг.3. Разрядное поле блока ПЗУ 1разбито на две части - информационную 35и управляющую, Информационная частьразрядов блока ПЗУ 1 используется длявыдачи кодовых последовательностейчерез блок 4 вывода информации и,входной коммутатор 6 в проверяемую систеОму 2. Управляющая часть разрядов бло"ка ПЗУ 1 используется для формирования управляющих сигналов блоком 3управления. Выходы управляющих разрядов блока ПЗУ 1 соединены с входами 45дешифратора 25, выходы которых соединены с соответствующими входами Кили Я-триггеров 26, образующих регистр микроопераций. Выходы триггеров 26 подключаются к управляющимвходам блоков предлагаемого устройства.Блок 3 управления работает следующим образом. В зависимости от информации, записанной в управляющихразрядах блока ПЗУ 1, возбуждаются теили иные выходы дешифраторов 25,устанавливая в единичное состояниеили обнуляя соответствующие триггеры26. Выходные сигналы с триггеров 26воздействуют на управляющие входы 60остальных блоков предлагаемого устройства для выполнения соответствующих действий. Выход одного иэ триггеров 26 используется для управлениякоммутатором 20 самопроверки. 65 Таким образом, блок 3 управленияпредлагаемого устройства отличаетсяот блока управления прототипа наличием одного дополнительного триггера и одной дополнительной связи ккоммутатору 20 самопроверки.Устройство работает следующимобразом.При нажатии кнопки 14 "Пуск" начинается выполнение программы самопроверки устройства для нахождения неисправностей. В режиме самопроверкина управляющий вход коммутатора 20самопроверки поступает сигнал из блока 3 управления, по которому выходныешины проверяемой системы 2 отключаются от входов коммутатора 20 самопроверки и подключаются выходные шинывходного коммутатора 6. Информацияиэ постоянного эапомийающего блока1 поступает в блок 3 управления и;блок 4 вывода информации, из которогопо первой входной шине, управляемойвходным коммутатором 6, в коммутатор20 самопроверки поступает последовательность входных двоичных сигналов. С первого выхода коммутатора 20самопроверки .информация через первыйвход выходного коммутатора 7 поступает на первый вход первой схемыИЛИ 16, с выхода которой через третьюсхему ЙЛИ 18 поступает на вход блока8 сравнения, где при наличии сигналана управляющем входе. производитсяпоразрядное сравнение"с эталоннойпоследовательностью выходных двоичных сигналов, поступающей из постоянного запоминающего блока 1 черезблок 4 вывода информации. Одновременно при наличии сигнала на управляющем входе первой схемы И 12 и управляющем входе регистра 10 приема информация с выхода первой схемы ИЛИ16 через первую схему И 12 и вторуюсхему ИЛИ 17 поступает на вход регистра 10.В конце цикла приема на регистре10 приема находится последовательность выходных двоичных сигналов,соответствующая данной последовательности двоичных сигналов, выданной по первой выходной шине входного коммутатора 6,Затем производится выдача другойпоследовательности двоичных сигналов по второй выходной шине входного коммутатора 6, которая через коммутатор 20 самопроверки поступаетна второй вход выходного коммутатора 7, Со второго выхода коммутатора 7 информация поступает на второйвход первой схемы ИЛИ 16, с выходакоторой через третью схему ИЛИ 18поступает на вход блока 8 сравнения, где при наличии сигнала на управляющем входе производится поразрядное сравнение с эталонной последовательностью выходных двоичных сигналов, 949659поступающей из постоянного эапомиФнающего блока 1 через блок 4 выводаинформации. При приеме второй последовательности двоичных сигналов первая схема И 12 закрывается, и информация с выхода первой схемы ИЛИ516 через четвертую схему ИЛИ 19 поступает на вход одноразрядного сумматора 11, на второй вход которого поступает информация с выхода регистра10 приема. Результат поразрядного 10суммирования через вторую схему ИЛИ17 поступает на вход регистра 10,После и сдвигов на регистре 10 приема находится сумма по модулю 2 перивой и второй последовательности двоичных сигналов,Аналогичным образом производитсявыдача и прием информации по остальным входным и выходным шинам предлагаемого устройства. После приема последней последовательности двоичныхсигналов на регистре 10 приема находится сумма по модулю 2" всехпоследовательностей двоичных сигналов, принятых по выходным шинам коммутатора 20 самопроверки. Затем инФормация с регистра 10 приема черезвторую схему И 13 и третью схемуИЛИ 18 поступает на вход блока 8сравнения, на второй вход которогопоступает эталонная сумма.Правильность записи информациив постоянном запоминающем блоке 1также проверяется путем суммированияпо модулю 2" и последующего сравненияс эталонной суммой. При этом информа 35ция госледовательно считывается из каж:дой ячейки постоянного запоминающего блока 1 и через блок 4 вывода информациии четвертую схему ИЛИ 19 поступает .на вход сумматора 11, где осуществляется поразрядное суммирование с информацией, находящейся в регистре10 приема.В случае несравнения информации,проходящей по какой-либо из выходных 45шин, с эталонной информацией блок 8вырабатывает сигнал несравнения, который воздействует на блок 3 управле"ния и блок 9 индикации и цо которомупроизводится останов устройства и выс 5 Овечивание содержимого счетчика 5 команд, указывающего местонахождениенеисправности в предлагаемом устройстве. При нажатии кнопки 14 "Пуск"блок 9 индикации обнуляется и производится дальнейшая самопроверка предлагаемого устройства,Таким образом, в режиме самопроверки производится полная проверкавсех блоков и связей между блокамипредлагаемого устройства.60В конце режима самопроверки сигналс управляющего входа коммутатора 20самопроверки снимается блоком 3 управления При этом выходные шины входного коммутатора:6 отключаются от 65 входов коммутатора 20 самопроверки иподключаются выходные шины проверяемой системы 2.После окончания режима самопроверки производится программный остановустройства.При.нажатии кнопки 14 "Пуск" начинается выполнение программы проверкиконтролируемой системы 2. Информацияиэ постоянного запоминающего блока 1поступает в блок 3 управления и блок4 вывода информации, из которого повходным шинам, управляемым входнымкоммутатором 6, в проверяемую систему2 поступает последовательность входных двоичных сигналов,При исправности проверяемой системы 2 каждой последовательности входных двоичных сигналов соответствуетпоследовательность определенныхвыходных сигналов, вырабатываемыхопределенной схемой проверяемой системы 2. При каждой посылке последовательности входных двоичных сигналов опрашивается состояние толькоодной выходной шины и производитсясравнение последовательности выходных двоичных сигналов с эталоннойпоследовательностью.Каждой эталонной последовательности соответствует определенная схема в проверяемой системе 2 и определенное значение счетчика 5 команд.Тем самым устанавливается местонахождение неисправности в проверяемойсистеме 2.Информация иэ проверяемой системы2 через коммутатор 20 самопроверкии выходной коммутатор 7 поступает напервую схему ИЛИ 16, с выхода которойчерез третью схему ЙЛИ 18 поступаетна вход блока 8 сравнения, где приналичии сигнала на управляющем входепроизводится порязрядное сравнение.с эталонной последовательностью вы- .ходных двоичных сигналов, поступающей из постоянного запоминающего блока 1 через блок 4 вывода информации.При наличии сигнала на управляющемвходе первой схемы И 12 и управляющемвходе регистра 10 приема информацияс выхода первой схемы ИЛИ 16 черезпервую схему И 12 и вторую схемуИЛИ 17 поступает на вход регистра 10приема.В конце цикла приема на регистре10 приема находится последовательность выходных двоичных сигналов,соответствующая данной последовательности входных двоичных сигналов.При наличии сигнала на управляющемвходе второй схемы И 13 информацияс регистра 10 приема через вторуюсхему И 13 и третью схему ИЛИ 18 поступает на вход блока 8 сравнения,где производится поразрядное сравнение с эталонной последовательностьювыходных двоичных сигналов, Сигналнесравнения, вырабатываемый блоком приема находится сумма первой и вто сравнения, воздействует на блок 3 рой последовательностей выходных управления и блок 9 индикации, по . двоичных сигналов. Данная операция которому производится останов устрой- повторяется Е раз. Затем информация ства и высвечивание содержимого с регистра 10 приема через вторую счетчика 5 команд, указывающего 5 .схему И 13 н третью схему ИЛИ 18 местонахождение неисправности в про- .поступает на вход блока 8 сравнения, веряемой системе 2. При нажатии кноп- на второй вход которого поступает ки 14 фПуск" блок 9 индикации обну- . эталонная сумма. ляется и производится дальнейшая Предлагаемое устройство выгодно, проверка системы 2. 10 отличается от известного, так какДля полной проверки некоторых схем в режиме автоматической самопроверки необходимо И раз производить выдачу производится, полная проверка всех блоопределенных последовательностей . 1 ков и связей между блоками устройства, входных двоичных сигналов и столько что позволяет с абсолютной точностью же раз производить сравнение информа,производить разделение неисправности ции, приходящей по какой-либо одной между проверяемой системой и устройиз выходных шин, с эталонными после- ством для обнаружения неисправностей. довательностямн выходных двоичных Эти преимущества значительно повышасигналов, соответствующих определен- ют надежность работы предлагаемого иой схеме в проверяемой системе 2. устройства.В этом случае для сокращения затрат объема памяти постоянного запо- Формула изобретения минающего блока 1 производится суммирование по модулю 2 инФормации, при- Устройство для обнаружения неисправходящей из проверяемой системы 2. ностей цифровых систем по авт,св. Информация, являющаяся реакцией про- В 561965, о т л и ч а ю щ е е с я веряемой системы 2 иа посылку первой тем, что, с целью повнаения надежноспоследовательности входных двоичных ти, в устройство введен коммутатор сасигналов, с выхода первой схеви ИЛИ мопроверки, причем выходы входного 16 через первую схему И 12 и вторую коммутатора подключены к первой груп- схему ИЛИ 17 записывается иа регистр 0 пе входов ковеюутатора самопроверки, 10 приема. При последующем приеме вторая группа входов которого подклюинформации из проверяемой системы 2 чева к группе выходов проверяемой сиспервая схема И 12 закрывается и ин- темы, группа выходов ковмутатора саформация с выхода первой схемы ИЛИ мопроверки соединена с группой входов .16 через четвертую схемУ ИЛИ 19 до выходного коиаутатора, первый вход ступает на вход одноразрядного сум- коывутатора самопроверки соединен с матора 11, на второй вход которого управляющим выходом блока управления. поступает информация с выхода регист- Источники информации, ра 10 приема. Результат порязрядного принятые во внимание при экспертизе суммирования через вторую схему ИЛИ 46 1. Авторское свидетельство СССР 17 поступает на вход регистра 10 при- ,р 561965, кл. 6 06 Р 11/00,1977 (проема. После и сдвигов на регистре 10 тотип).1949659 3 Ь 3 жвю ЛУУ /улрмЖввгж,аярМг ФФВба 3 жф Аййю Редактор В. Петр Тирюс 731 сударственного ам изобретений и ква, 3-35, РауюсСоставитель Н. БыковаТехредЖ. Кастелевич. КорректорА. Грицейк Подписноеомитета СССРоткрытийкая наб., д. 4/5