Устройство для сравнения чисел

) Авторы изобретен и В, А, Селиван А, Попов, Н. ф. Сидоренко и 7) Заявител 54) УС ТРОЙ СТ СРАВНЕНИЯ ЧИСЕЛ хемы, а такжшего. ыш обретения - п е быстродейных возмож Цель иэ ствия, и ностей за цион сширение ф чет онредел среднего из тре чисел.Постав устройств а поразр мационнь единениы Изобретение относится к автоматике и вычислительной технике и предназначено длясравнения трех двоичных чисел и выбора среднего или большего в зависимости от настройки устройства,Известно устройство сравнения, содержащеерегистры, элементы И, ИЛИ, триггеры, предназначенное для сравнения двоичных чисели выбора максимального или минимальногочисла 13,Недостатком устройства является низкоебыстродействие, большие аппаратурные эатра.ты для сравнения трех чисел, а также неэф.фективность работы при выборе среднего.Наиболее близким к предлагаемому по тех.нической сущности является устройство длявыбора среднего, содержащее схемы сравненияи и узлов анализа, где и - число разрядовсравниваемых чисел, а также узел управленияанализатор результатов сравнения 2;Недостатком устройства является низкоебыстродействие, поскольку результат сравне .ния чисел формируется эа и тактов работы возможность выбора больленная цель достигается тем, 4 то в о для сравнения чисел, содержащее ядных узлов анализа, -ый инфоргй вход каждого 1-го из которых сое с шиной 1-го разряда -го числа, где .1 = 12, , т;= 1, 2, 3, ., т, е в .число разрядов сравниваемых чисел, каждый к-ыйвыход переноса каждого 1-го поразрядного узла анализа, где 1 с = 1,2 6, соединен с 1 с-ым входом задания (1 + 1)-го поразрядного узла анализа, входы управления поразрядных узлов анализа подключены к шине управления устройства, первый, третий, и пятый входы задания первого поразрядного узла аналнза подключены к шине нулевого логического уровня; каждый поразрядный узел анализа содержит входные элементы И, входные элементы запрета, элементы НЕ, вы9651 м Каждый -ый вход узла соединен с пер.выми входами -го элемента И и -го элемента ИЛИ, вторые входы которых соеди 1 О нены со входом управления узла, выход первого, второго, третьего элементов ИЛИ подключен ко вторым входам третьего, первогои второго элементов И соответственно, выходы элементов И соединены со входами чет.з вертого элемента ИЛИ.На фит, 1 приведена блок-схема устройства;на фиг. 2 - функциональная схема одногоиз поразрядных узлов анализа; на фиг, 3функциональная схема узла анализа результата,Устройство содержит и одинаковых поразрядных узлов 112 1 и, анализа, гдеи - количество разрядов сравниваемых чисел,входы 2 - 4 первого, второго, треьтего сравниваемых чисел, первый, второй и третийвходы 5-7 первой группы входов переноса,первый, второй и третий входы 8 - 10 второйгруппы входов переноса, первый, второй итретий выходы 11 - 13 первой группы выходов переноса, первый, второй и третий вы.ЭОходы 14 - 16 второй группы переноса, управляющий вход 17, выходные выводы 18 устройства.Входы 5 - 7 первой группы входов переноса (и + 1).го поразрядного узла анализасоединены соответственно с выходами 11 - 13первой группы выходов переноса и.го по.разрядного узла анализа, Входы 8 - 10 второйгруппы входов переноса (и + 1) го пораз.рядного узла анализа соединены соответствен.но с выходами 14 - 16 второй группы выходовфО переноса и.го поразрядного узла анализа,Каждый поразрядный узел анализа содержит узел 19 анализа результата, элементыНЕ 20-22, элементы ИЛИ 23 - 28, элементНЕ 29, элементы И 30 - 47, элементы 48 - 5145 запрета, Вход управления 51 узла 19 анализа результата, который содержит элементыИЛИ 52 - 55, элементы И 56 - 58, входы 59 - 61.Устройство работает следующим образом.На входы 2 - 4 поступают сравниваемые 3 94 ходные элементы И, элементы ИЛИ, причем -ый информационный вход узла соединен с информационным первым входом .го входного элемента запрета, выход которого подключен к первому входу -го элемента -го ИЛИ, выход каждого из которых соединен с-ым входом узла анализа результата,с первы входом -го выходного элемента И, с -ым выходом переноса поразрядного узла анализа, с лервым входом ( + 3)-го выходного элемента И, с первым входом ( + 6).го выход ного элемента И н через -ый элемент НЕ с первым входом ( + 9) - го выходного элемента И, выход первого элемента ИЛИ подключен ко второму входу одиннадцатого и к первому входу двенадцатого выходных элементов, выход второго элемента ИЛИ сое. динен со вторыми входами восьмого и двенад. цатого выходных элементов И, выход третьего элемента ИЛИ подключен ко второму входу десятого и третьему входу одиннадцатого выходных элементов И, выход первого эле. мента НЕ соединен со вторыми входами пя-. того, девятого и третьего выходных элементов И, выход второго элемента НЕ подключен ко вторым входам первого, шестого, и седьмого выходных элементов И, выход тре. тьего элемента НЕ соединен с третьими выходами первого и второго выходных элементов И и со вторым входом восьмого вы.ходного элемента И, вход управления узла подключен к третьим входам четвертого, пятого, шестого, седьмого, восьмого и девято. го выходных элементов И, ко входу управ. ления узла анализа результата, через четвертый элемент НЕ к четвертым входам первого, второго третьего, четвертого, шестого, девятого выходных элементов И и к первым входам четвертого, пятого, шестого входных элементов И, выходы которых подключены ко вторым входам первого, второго, третьего элементов ИЛИ соответственно, каждый 1-ый вход задания соединен со вторым входом ( + 3)-го входного элемента И, каждый ( + 3).ый вход задания подключен к управ. ляющему входу ( - 3)-го входного элемента запрета, к третьему входу ( + 3)-го входного элемента И и кпервому входу (+1).го элемента ИЛИ, выходы первого, пятого, девятого, десятого выходных элементов И соединены со вторыми, третьими, четвертыми и пятым соответственно входами четвертого элемента ИЛИ, выход которого подклюиен к четвертому выходу переносов, выходы второго, шестого, седьмого и одиннадцатого выходных элементов И соединены со вторым, третьим, четвертым, пятым входами пятого элемента ИЛИ, выход которого подключен к пятому выходу переносов, выходы третьего, четвертого, восьмого и двеннадцатоговыходных элементов И соединены со вторым,третьим, четвертым, пятым входами шестого элемента ИЛИ, выход которого подключен кшестому выходу переносов, узел анализа ре.зультата содержит элементы И, ИЛИ. и-разрядные числа, причем первый разряд трехчисел поступает на первый поразрядный узел1 анализа, а и-й разряд - и.й поразрядныйузел 1 анализа, На управляющий вход 17подается единичный или нулевой потенциал.При подаче единичного потенциала устройствовырабатывает на выходах 18 всех поразрядныхузлов 1 анализа большее из трех сравниваемых чисел, при подаче нулевого потенциала9496 1 О 15 ЭО устройство вырабатывает на выходах 18 всехпоразрядных узлов анализа среднее из трехсравниваемых чисел. На входы 8 - О первогопоразрядного узла анализа подается нулевойпотенциал, на входы 5-7 первого поразрядного узла 1 анализа может быть подан либо единичный, либо нулевой потенциал, т.еон не влияет на работу первой схемы вы.,бора,На выходах 11 - 13 и-го поразрядного узлаанализа формируются сигналы первой группы переноса в следующий разряд, которыепоступают на входы 5 - 7 (и + 1) поразряд.ного узла анализа. На выходах 14 - 16 и-гопоразрядного узла 1 анализа формируются сигналы второй группы переноса в следующий разряд, которые поступают на входы 8 - 10(и + 1)-го поразрядного узла анализа, Поокончании процесса сравнения на выходах 18вырабатывается искомое число. Если на выходах 14-16 последнего поразрядного узлаанализа формируется нулевой сигнал, то число, сформированное на выходах 18,.искомое.Если на выходах 14 - 16 последнего поразрядного узла анализа формируется единичныйсигнал, то число, сформированное на выходах18, не искомое. Если на управляющий вход 17 подан нулевой потенциал, то искомое число - среднее из трех сравниваемых.На входы 2 - 4 поразрядного узла 1 анализа поступает один из разрядов каждого иэ трех сравниваемых чисел, Допустим, что во всех предьщущих разрядах сравниваемые. числа равны, тогда на входы 8 - 10 дайного по. разрядного узла анализа поступают нулевые потенциалы выходов 14 - 16 предыдущего поразрядного узла 1 анализа, Эти сигналы запрещают прохождение сигналов со входов 5 - 7и разрешают прохождение сигналов со входов2 - 4 на входы элементов И 30 - 32, ИЛИ 23 -25 соответственно, с их выходов на входы соответственно 30-32 узла 19 анализа реэультата, Управляющим нулевым сигналом со входа17 узел 19 анализа настраивается на выпол.некие функции мажоритарного элемента.45 Таким образом, на выходе 18 узла 19 ана.лиза вырабатывается сигнал, равный среднемуиз трех сигналов на входы 2-4,Одновременно с выходов элементов И 30 - 32,ИЛИ 23 - 25 сигналь 1 непосредственно и через50соответствующие элементы НЕ 20 - 22 поступают на входы элементов И 33 - 47, ИЛИ 26 -28 соответственно, на выходах 14 - 6 которыхформируются сигналы переноса в следующииразряд каждого из чисел: единичный сигнал,55если данное число отбрасывается, и нулевоисигнал, если данное число остается для анализа в следующем разряде,51 6Если искомое число большее из трех чисел,то на входы 2 - 4 поразрядного узла 1 анализа поступает один из разрядов каждого изтрех сравниваемых чисел,Допустим, что во всех предыдущих разрядах сравниваемые числа равны, тогда на входыВ-О данного поразрядного узла анализа поступают нулевые потенциалы с выходов 14 -16 предыдущего поразрядного узла анализа.Эти ситналы запрещают прохождение сигналовсо входов 5 - 7 и разрешают прохождение сигналов со входов 2 - 4 на входы элементовИ 30 - 32, ИЛЙ 23 - 25 соответственно, а с ихвыходов на соответствующие входы 30 - 32узла 19 анализа результата. Управляющим единичным сигналом со входа 17 узел 19 анализа результата настроен на выполнение функцииИЛИ, Таким образом, на выходе 18 узла анализа результата формируется сигнал, равныйбольшему значению данного разряда одногоиз чисел.,Одновременно с выхоцов элементов И 30 -32, ИЛИ 23 - 25 сигнала непосредственно и через соответствующие элементы НЕ 20 - 22,поступают на входы элементов И 33 - 47, ИЛИ26 - 28 соответственно, на выходах 14 - 16 которых формируются сигналы переноса в следующий разряд для каждого из чисел:,единичный сигнал, если данное число отбрасьгвается;нулевой сигнал, если данное число остаетсядля анализа в следующем разряде,Устройство обладает более высоким быстродействием цо сравнению с известным и позволяет получать результат сравнения за одинтакт. Таким образом, быстродействие устройст.ва ограничивается только временем протекания переходных процессов в элементах схемы,Формула изобретения 1. Устройство для сравнения чисел, содержащее п 1 поразрядных узлов анализа, -ый информационнь 1 й вход каждого .го из которых соединен с шиной 1-го разряда 1-го числа, где 1=1,2 т; 1=1,2,3 а,е - число разрядов сравниваемых чисел, о т л ич. а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за Счет определения среднего иэ трех чисел, в нем каждый Ь-ый выход переноса каждого 1-го поразрядного узла анализа, где 1 с 1,26 соединен с с-ым входом задания О + 1)-го поразрядного узла, анализа, входы управления поразрядных узлов анализа подключены к шине управления устройства, первый, третий и пятый входы задания первого поразрядного узла анализа подключены к шине нулевогб логического уровня.949652. Устройство по и. 1, о т л и ч а ю щ е. е с я тем, что в нем каждый поразрядный узел анализа содержит входные элементы И, входные элементы запрета, элементы НЕ, выходные элементы И, элементы ИЛИ, причем 1.ый информационный вход узла соединен с информационным первым входом 1-го входного элемента запрета, выход которого под.ключен к первому входу 1-го элемента 1-го ИЛИ, выход каждого из которых соединен с 1-ым входом узла анализа результата, с первым входом 1.го выходного элемента И, с 1-ым выходом переноса поразрядного узла анализа, с первым входом (1 + 3) го выходного элемента И, с первым входом (1+ 6)-го 1 З выходного элемента И и через 1-ый элемент НЕ с первым входом (1 + 9)-го выходного .элемента И, со вторым входом (1 + 1)-го выходного элемента И, выход первого элемен та ИЛИ подключен ко второму входу один щ надцатого и к первому входу двенадцатого выходных элементов И, выход второго элемента ИЛИ соединен со вторыми входами восьмого и двенадцатого выходных элементов И, выход третьего элемента ИЛИ подклю- д чен ко второму входу десятого и к третьему входу одиннадцатого выходных элементов И, выход первого элемента НЕ соединен со вторыми входами пятого, девятого и третьего выходных элементов И, выход второго элемента НЕ подключен ко вторым входам пер.вого, шестого и седьмого выходйых элементов И, выход третьего элемента НЕ соединен с тре. тьими выходами первого и второго выходных элементов И и со вторым входом восьмого выходного элемента И, вход управления узла подключен к третьим входам четвертого, пятого, шестого, седьмого, восьмого и девятого выходных элементов И, ко входу управления узла анализа результата, через четвертый эле.мент НЕ к четвертым входам первого, второ.го, третьего, четвертого, шестого, девятого выходных элементов И и к первым входам четвертого, пятого, шестого входных элемеи 1 8тов И, выходы которых подключены ко вторым входам первого, второго, третьего злемен.тов ИЛИ соответственно, каждый 1-ый входзадания соединен со вторым входом (1+3)-говходного элемента И, каждый (1 + 3)-ыйвход задания подключен к управляющемувходу (1 - 3)-го входного элемента запрета,к третьему входу (1 + 3)-го входного элемента И и к первому входу (1 + 3)-го эле.мента ИЛИ, выходы первого, пятого, девя.того, десятого выходных элементов И сое.динены со вторыми, третьими, четвертыми ипятыми соответственно входами четвертогоэлемента ИЛИ, выход которого подключенк четвертому выходу переносов, выходы вто.рого, шестого, седьмого и одиннадцатоговыходных элементов И соединены со вторым,третьим, четвертым, пятым входами пятогоэлемента ИЛИ, выход которого подключен кпятому выходу переносов, выходы третьего,четвертого, восьмого и двенадцатого выход.ных элементов И соединены со вторым, третьим, четвертым, пятым входами шестогоэлемента ИЛИ, выход которого подключенк шестому выходу переносов.3. Устройство по п. 1, о т л и ч а ю щ е.е с я тем, что, вием узел анализа резуль.тата содержит элементы И, ИЛИ, причем каждый 1-ый вход узла соединен с первыми входами 1-го элемента И и 1-го элемента ИЛИ,вторые входы которых соединены со входомуправления узла, выход первого, второго,третьего элементов ИЛИ подключен ко вторымвходам третьего, первого и второго элементов И соответственно, выходы элементов Исоединены со входами четвертого элементаИЛИ,Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР У 341032,кл. 6 06 Р 7/02, 1970,2. Авторское свидетельство СССР У 355616,кл, 6 06 Г 7/04, 1970 (прототип),949 б 51 Составитель В, БелкинТехред Ж, Кастелевич ил оррек едактор Е. Лу а одписн каэ 5755/39 Тираж ВНИИПИ Государственн по делам изобрете 13035, Москва, Ж-З 5, Раго комитета СССРний и открытйй упуская на 6., д 4(5 нал ППП "Патент", г. Ужгород, ул. Проектна