Устройство сжатия информации

в 942109 ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциаиистическииРеспублик(51) М. Кл. й 08 С 19/28 9 вуаарстюей юатет СССР в девм юобретенив в открмтвй(72) Авторы изобретения Особое конструкторское бюро Каспий" АН Азербайджанской ССР(54) УСТРОЙСТВО СЖАТИЯ ИНФОРМАЦИИ 1Изобретение относится к вычислительной технике и может быть использовано в тепеметрических системах, в частности в системах сбора и обработки информации о научном эксперименте для уменьшения объема информации при отсутствии5 априорных сведений о возможных флуктуациях исследуемого процесса.По основному авт, св, Мо 842911 известно устройство для сжатия последовательности сигналов, содержашее компаратор, один из входов которого подключен к выходу интерпопятора, а выход - ко входу аналого-цифрового преобразователя, выход которого подключен к выходу интерлолятора, и кодер длинных серий, дешифратор, вход которого подключен к выходу аналого-цифрового преобразователя,и выходы подключены к счетным входам счетчиков и первым входам пер вой группы элементов И, к вторым входам которой подключен выход первого улравпяюшего ключа, объединенный с синхронизируюшнм входом кодера длинных 2серий, выходы первой группы элементов И подключены к сдвиговым входам циклических сдвигаюших регистров, выходы последних разрядов которых подключены к входам элемента ИЛИ, выход которого подключен к входу кодера длинных серий, выход второго управляюшего ключа подключен к синхронизируюшему входу блока сравнения кодов, к счетным входам двоичного счетчика опроса и кольцевого счетчика опроса, выходы которого подключены к Я-входам первого буферного регистра и к вторым входам мультиплексора, к первым входам которого подключены разрядные выходы счетчиков, а его выходы подключены к первым входам блока сравнения кодов и к 3-входам заломинаюшего регистра, выходы разрядов которого подключены к вторым входам блока сравнения кодов, выход которого подключен к входам записи запоминающего регистра, первого и второго буферных регистров; к Р -входам второго буферного регистра подключены выходыдвоичного счетчика опроса, выходы разрядов первого и второго буферных регистров подкпючены соответственно к первымвходам второй и третьей группы эпементов И, к вторым входам которых подкпючен выход поспеднего разряда кольцевого счетчика опроса, который подкпючен кЪЙ-входу запоминаюшего регистра и к входу эпемента задержки, выход которогоподкпючен к счетному входу генератора 1 пкодов, выходы разрядов которого подключены к Р-входам цикпических сдвигаюших регистров; выходы второй группыэлементов И подкпючены и к К-входамсчетчиков и входам записи цикпическихсдвигаюших регистров, выходы третьейгруппы эпементов И подкпючены к выходам шин устройства, выход поспеднегоразряда генератора кодов подкпючен кпервому входу триггера режима, второйвход которой соединен с управпяюшимвходом устройства, выходы триггера режима подкпючены к первым входам первого и второго управпяющих кпючей, вторыевходы которых подкпючены к генератору".,5тактовых импульсов 11.Недостатком данного устройства является то, что оно не сжимает поспедоватепьности сигнапов, в которых имеетместо равновероятное распредепение ошибки предсказания, т.е. при Щ )=КОРМ (где9 (11) - вероятность появпения ошибки 1),В частности, этот недостаток проявляется, еспи ошибка интерпопирования носитбпизкий к периодическому во времени характер, т,е. дпя поспедоватепьностей, у35которыхьи:и (е)+-и е)- сомя 1,где 81) - номер выборки, на которомошибкавстречается в 1 -товый раз.Цепь изобретения - расширение функционапьных возможностей устройства,Поставпенная цепь достигается тем,что в устройство сжатия информации вве 45дены мультиплексор, триггер и второйпредваритепьный кодер, первый выход которого соединен с первым входом мупьтиппексора, выход которого подкпючен кпервому входу первого предваритепьногокодеоа, выход которого соединен с первой управпяюшей шиной, выход анапогоцифрового преобразоватепя соединен с вто-,рым входом мупьтиппексора с входоминтерпопятора и с первым входом второгопредваритепьного кодера, второй выходкоторого подкпючен к второму входу первого предввритепьного кодера, третий выход - к первому входу триггера, первый,второй выходы которого подкпючены соответственно к третьему и четвертому входам мупьтиппексора и к второму входувторого предваритепьного кодера, третийи четвертый входы которого соединенысоответственно с вторым и третьим входами триггера и второй и третьей управпяюшими шинами, пятый вход второгопредваритепьного кодера соединен с шинойсинхронизации,Кроме того, второй кодер содержитэпементы И, группу эпементов И, эпементы НЕ, эпементы ИЛИ, счетчик импупьсов, сумматор, мупьтиппексор, элементызадержки, формироватепь импупьсов иэлементы памяти, выход первого эпемента И подкпючен к первым входам первого счетчика импупьсов первого элементапамяти и к входу первого элемент.а задержки, выход которого соединен с вторым входом первого эпемента памяти,выход которого подкпючен к первому входу мультиплексора и к входам группы эпементов НЕ, выходы которых соединеныс первым входом сумматора и с входами второго эпемента И, выход которогосоединен с входом формироватепя импупьсов, с входом третьего элемента И и свходом первого эпемента ИЛИ, выход которого подкпючен к первому входу четвертого элемента И, выход которого соединен с первым входом второго эпемента памяти, первый выход первого счетчика импульсов подкпючен к третьему входу первого эпемента памяти и к второмувходу сумматора, выход которого соединен с вторым входом второго элементапамяти, второй выход первого счетчикаимпульсов соединен с первым входом пятого эпемента И и,с вторым входом мупьтиппексора, выход которого подкпючен ктретьему входу второго эпемента памяти, выход пятого элемента И подключенк первому входу второго счетчика импупьсов, к второму входу которого подключен выход второго элемента задержки, первый выход второго счетчика импульсов соединен с третьим входом мультиппексора, второй выход - с четвертымвходом мультиплексораи с первым входом первого элемента И, выход третьегоэпемента И подкпючен к первому входувторого элемента ИЛИ, второй вход которого соединен с четвертым входом второго эпемента памяти, выход первого элемента И подкпючен к вторым входам третьего и четвертого эпементов И, вторыевходы первого и пятого эпементов И соединены с пятым выходом второго пред5 9421варитепьного кодера, второй вход счетчика импульсов соединен с третьим выходом второго предварительного кодера,третий Выход счетчика импульсов и входвторого элемента задержки соединены с 5вторым и четвертым выходами второгопредварительного кодера, выходы формирователя импульсов, второго элементаИЛИ и второго элемента памяти подключены соответственно к третьему, второму 10и первому выходам второго предварительного кодера,На фиг, 1 дана структурная схемаустройства; на фиг, 2 - структурная схе(ма второго предварительного кодера. . 1Устройство состоит из компаратора 1,интерполятора 2, аналого-цифрового преобразователя 3 (АЦП), мультиплексора 4,первого предварительного кодера 5, второго предварительного кодера 6, кодера7 длинных серий, триггера 8, первой,второй и третьей управляющих.шин 9-11,шины 12 синхронизации,Второй предварительный кодер состоит (фиг, 2) из элементов И 13-17 2 згруппы элементов НЕ 18, элементов ИЛИ19-20; элементов 21-22 задержки, первого и второго счетчиков 23-24 импульсов, сумматора 25, первого и второгоэлементов 26-27 памяти, формирователя28 импульсов и мультиплексора 29.Устройство работает в двух режимах,Для ввода в первый режим по шине .10 (фиг, 1) подается импульс, которыйустанавливает триггер 8 в состояниелогического 0", счетчик 23 .(фиг. 2) всостояние логической "1 " при этомтриггер 8 разрешает подачу кода с А 11 П3 через мультиплексор 4 на вход кодера 5, а логическая "1 " на первом выходе счетчика 23 открывает элемент 17и синхроимпульсы с его выхода черезэлемент ИЛИ 20 поступают на второйвход кодера 5, Первый элемент И 13при этом закрыт.45Первый режим включает в себя режимы сжатия и переподготовки. Переключениеэтих режимов и управление работой устройства осуществляется согласно описанию основного устройства сжатия после 0довательности сигналов.Переход во второй режим осуществляется подачей по шине 11 импульса, который устанавливает триггер 8 в состояние логической 1" и, в свою очередь,открывает первый вход мультиплексора,ь4 и закрывает его второй вход, а также,задержавшись элементом 22 на время, необходимое для срабатывания триггера 8 09и снятия потенциала с третьего входа счетчика 24, он поступает на второй вход счетчика 24, на втором выходе которого появляется положительный потенциал, отпирающий первый элемент И 13. Счетные импульсы начинают поступать на вход счетчика 23, а также на первый вход элемента 26, входы элементов 21, 15 и 16 а через элемент 21 - на второй вход элемента 26, Оо начала второго режима элементы 26 и 27 обнупеныРассмотрим работы схемы в И-ый такт (Исй, где Й - емкость счетчиков 23 и 24), Код, записанный в ячейку с выхода элемента 26 в течение времени срабатывания элемента 21 в режиме выборки, инвертируется элементами 18 и поступает на вход сумматора 25. Поскольку на третий вход сумматора 25 подается логическая "1", то на его выходе появляется код Ч :Ч-Ч гдеИвеличина разности на выходе сумматора 25 в и -м такте;Ч - код, записанный к началу. И-ого такта в ячейке номер. Если М =О, то на выходе элемента И 14 появляется положительный потенциал, который отпирает элемент 15 и пропускает через элемент ИЛИ 20 на второй выход кодера импульс который поступает на второй вход кодера 5 (фиг. 1). Формирователь 28 формирует импульс, который, поступая на вход триггера 8, перекидывает его в состояние логического "0" и коммутирует через мупьтиппексор 4 выход АЦП 3 с входом кодера 5, который в соответствии с поступающим по второму входу синхроимпульсом считывает код 1, и обрабатывает его.После окончания времени задержки элемента 21 на выходе элемента И 14 появляется фронт 1-ФО, из которого формирователь 23 формирует импульс, поступающий на вход триггера 8, перекидывая его в состояние логической 1 ",Если код на выходе элемента 26 Ч 0, то элемент И 14 держит запертым элемент 15, открывает элемент 16, пропускает синхроимпульсы на вход эле- мента 27 и записывает код с выхода сумматора 25 в элемент 27.В обоих случаях после окончания времени задержки первого элемента 21 код . И, с выхода счетчика 23 записыгается в элемент 26 по адресу .Таким образом, по адресу ч всегда, записан номер выборки, по которои величинавстретилась предыдущий раэ, т. е. Ч:ЬЬ 942109 8мВ случае, если записан "О", то этоозначает, что ошибка 6 в последова-,тельности входных выборок еше не встречалась и тогда и в элемент 27 по адфресу И" записывается величина Ч "ЬИ,и, кроме того на вход кодера 5 одновременно с синхроимпупьсами по второмувходу поступает поспедоватепьность неповторяюшихся кодов общим числом неболее 2 к (где к - разрядность АБП 3); 0рйспопоженных в том порядке, в которомоии встречались в исходной поспедоватепьности ошибок предсказания,Схема работает в течение 8 тактовдо переполнения счетчика 23, Как только счетчик 23 переполняется, на его выходе возникает потенциап, который открывает элемент 17, четвертый входмупьтиппексора 29. Счетные импупьсыначинают поступать на счетчик 24, акод с его выхода через мупьтиппексор29 поступает на элемент 27, В этовремя на первый вход эпемента 26 ничего не поступает, поскольку эпемент 26закрыт, а на первый вход эпемента 27 25поступают счетные импупьсы и выдаютпоследовательность кодов, записанных вэлементе 27, на первый выход кодера 6и через мультиплексор 4 поступают одновременно с синхроимпупьсвми через эпемент ИЛИ 20 на вход кодера 5,0 которыйсжимает их,Таким образом, на вход кодера 5 втечение первых М тактов асинхюннопоступает последовательность из 2 неповторяюшихся ошибок 1,а затем в течение следующих тактов синхронно поступает поспедоватепьностьЬ И; (и) ), причем, если появпение ошибки . бпизкок периодическому, то поспедоввтепьностьЬИ (И) ) имеет резко коцокопообразнуювероятностную кривую, т.е. в ней существуют э пементы,встречавшиеся гораздо чаще других.,В предельном случае,когда ошибкапериодична, в этой последовательности всего один элемент, равный периоду следования ошибки, Это обстоятельство позволяет эффективно сжимать последоватепьностьдИ(и)с помощью кодер,5 и 7,50На приемном пункте по поснедоватепьности 1 И, =0)является по сути алфавитом, и по последоватепьности ЬИ (илегко восстанавливается исходная последовательность,55Введение второго предварительногокодера создает возможности дпя сжатияпоспедоватепьности сигналов с кввзипериодическим изменением ошибки на выходе АЦП, которая не может сжиматься визвестном устройстве, так как, имеетвероятность распредепения, близкую кпостоянной величине,В случае, когда число выборок,Хиспользуемое интерпопятором. для предсказания, невелико, а нв измеряемый сигнапдействует кваэипериодическое возмущение, имеюшее разные амппитуды и "рвспрямпяюшее" кривую распредепения вероятностей появления ошибки 01Предлагаемое устройство может бытьиспользовано, в частности, дпя обнаружения действия периодического возмущения без повторения и анализа кривых изменения измеряемого сигнала во времени,а топько по изменению коэффициента сжатия при работе устройства во втором режиме.ф орму па изобретения1. Устройство сжатия информации по авт, св, % 842911, о т л и ч а юш е е с я тем, что, с цепью расширения функционапьных возможностей устройства, в него введены мупьтиплексор триггер и второй предварительный кодер, первый выход которого соединен с первым входом мупьтиппекссра, выход которого подключен к первому входу первого предварительного кодера, выход которого соединен с первой управляющей шиной, выход аналого-цифрового преобразователя соединен с вторым входом мультиплексора, с входом интерппяторв и с первым входом второго предварительного кодера, .второй выход которого подкпючен к второму входу первого предварительного кодера, третий выход - к первому входу триггера, первый, второй выходы .которого подкпючены соответственно к третьему и четвертому входам мупьтиппексорв и к второму входу второго предваритепьного кодера, третий и четвертый влоды которого соединены соответственно с вторым и третьим входами триггера и второй и третьей управляющими шинами, пятый вход второго предварительного кодера соединен с шиной синхронизвции.2, Устройство поп. 1, от пи ч вю ш е е с я тем, что второй кодер содержит элементы И, группу эпементовИ, элементы НЕ элементы ИЛИ, счетчики импульсов, сумматор, мупьтиппексор, элементы задержки, формирователь импульсов и элементы памяти, выход первого элемента И подключен к первым входам первого счетчика импульсов первогоэлемента памяти и к входу первого элемента задержки, выход которого соединен с вторым входом первого элементапамяти, выход которого подключен к первому входу мультиплексора и к входамгруппы элементов НЕ, вйходы которыхсоединены с первым входом сумматора нс входами второго элемейта И, выход которого соединен с входом формирователя импульсов, с входом третьего элемента И и с входом первого элемента ИЛИ,выход которого подключен к первому вхо-.ду четвертого элемента И, выход которого соединен с первым входом второгоэлемента памяти, первый выход первогосчетчика импульсов подключен к третьему входу первого элемента памяти и квторому входу . сумматора, выход которого соединен с вторым входом второгоэлемента памяти, второй выход первогосчетчика импульсов соединен с первымвходом пятого элемента И и с вторымвходом мультиплексора, выход которогоподключен к третьему входу второго элемента памяти, выход пятого элемента Иподключен к первому входу второго счетчика нмпупьсов, к второму входу которого подключен выход второго элемента за 2100 10держки, первый выход второго счетчика импульсов соединен с третьим входом мультиплексора, второй выход - с чеъ вертым входом мультиплексора и с первым входом первого элемента И, выход третьего элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с четвертым вхо дом.второго элемента памяти, выход пер вого элемента И подключен к вторым входам третьего и четвертого элементов И, вторые входы первого и пятого элементов И соединены с пятым выходом второго предварительного кодера, второй вход Н счетчика импульсов соединен с третьимвыходом второго предварительного кодера, третий выход счетчика импульсов и вход второго элемента задержки соединены соответственно с вторым и четвертым щ выходами второго предварительного кодера, выходы формирователя импульсов, второго элемента ИЛИ и второго элемента памяти подключены соответственно к тре.тьему, второму и первому выходам вто- рЗ рого предварительного кодера. Источники информапии,принятые во.внимание при экспертизе 1. Авторское свидетельство СССР Ио 842911 кл. Я 08 С 19128 1979,942109 Составитель Т. БарскаяРедактор Н. Кешепя Техред З,Палий Корректор Г. 44 Тираж 642ВНИИПИ Государственногопо депам изобретений. и 13035, Москва, Ж, Ра Подписноекомитетаоткрытийуюская наб э 4844/ Патент, г Ужгород, уи. Проектная, 4