Устройство поиска псевдослучайной последовательности

(5 СУДАРСТВЕ ННОЕ ДОМСТВО СССР ОСПАТЕНТ СССР) ТЕНТН-:"8 РИ6.;АЗЫ-П)23 Е Г И 5 ДЯОТЯ %Ю 63 ЯУВ - Ъ Ъ фФ та тд ЕЛЬСТВ ва В.И.Сап 1981. Л и с шумо- изобрете- лучайной х.г ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВ(56) Авторское свидетельство СССМ 1042199, кл, Н 04) 702,7 Т 4,(54) УСТРОЙСТВО ПОИСКА ПСЕЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТ(57) Использование: системы связподобными сигналами, Сущностьния: устройство поиска псевдос 1788592 А последовательности содержит фильтр нижних частот 1, генератор 2 тактовых импульсов, аналого-цифровой преобразователь 3, делитель частоты 4, коммутаторы 5, 12, 17, 19, адресный счетчик 6, элементы ИЛИ 7, 26, счетчик циклов 8, формирователи 9, 10 управляющих сигналов, регистры 11, 21, генератор 13 ПСП, элемент И 14, триггер 15 накопления, арифметико-логический блок 16, триггер 18 обнаружения, оперативный запоминающий блок 20, пороговый блок 22, ключи 24, 25, регистр сдвига 27 с обратными связями. Устройство позволяет уменьвить время поиска псевдослучайной последовательности (ПСП), 1 ил, 1 табл.Изобретение относится к радиотехнике вход которого соединен с выходом первого и может быть использовано в системах свя- элемента ИЛИ, а второй выход - с четвер- .зи с шумоподобными сигналами тым входом четвертого коммутатора, перНаиболее близким по технической сущ- вый вход первого элемента ИЛИ подключен ности к предлагаемому устройству является 5 ко вторым входам счетчика циклов и триггеустройство поиска псевдослучайных пОсле- ра накопления, а второй вход соединен с довательностей, Однако устройство-прото-. первым выходом триггера обнаружения.тип обладает недостатком: большим первым входом триггера задержки и первременем поиска сигнала. вым выходом устройства, первый вход счетЦелью изобретения является уменьше чика. циклов подключен ко вторым входам ние времени поиска сигнала элемента И и триггера задержки, и второмуПоставленная цель достигается тем; что выходу генератора псевдослучайной после- в устройство, содержащее по первому входу довательности, группа первых выходов кофильтр нижних частот, последовательно со- торого соединена с группой вторых входов единенные генератор тактовых импульсов и 15 третьего коммутатора, третий выход перво- делитель частоты, адресный счетчик и пер- го формирователя управляющих сигналов вый элемент "ИЛИ", выходы которых обье- подключен к пятому входу четвертого комдинены, счетчик циклов, генератормутатора, ко второму входу первого ключа и псевдослучайной последовательности, ктретьему входу регистра сдвига с обратны-триггер обнаружения, последовательно 20 ми связями, группа первых входов которого включенные оперативный запоминающий соединена с группой вторых входов опера- блок и пороговый блок, добавляются после- тивного запоминающего блока и с группой довательно соединенные аналого-цифра- выходов третьего коммутатора, четвертый вой преобразователь, первый коммутатор, выход первого формирователя управляю- первый регистр и арифметико-логический 25 щих сигналов подключен к первому входу блок, последовательно включенные вто- элемента И, выход которого соединен с перрой и третий кбммутаторы, первый ивто- вым входом триггера накопления, группы рой формирователи управляющих первых, вторых и третьих выходов второго сигналов, элемент И,. триггер накопле- формирователяуправляющихсигналовподния, четвертый коммутатор, второй ре ключены соответственно к группам первых, гйстр, выходы которых соединены со вторых и третьих входов четвертого комму- вторыми входами первогокоммутатора и татора, группа выходов которых соединена арифметически-логического блока, триггер со второй группой входов первого регистра, задержки, два ключа, второй элемент ИЛИ второйгруппой входов второго регистра, и регистр сдвига с обратными связями, при 35 третьейгруппойвходоварифметико-логичеэтом выход фильтра нижних частот подклю- ского блока, третьей группой входов операчен к первому входу аналого-цифрового тивного запоминающего блока, группа преобразователя, второй вход которого со- выходов арифметика-логического блока единен с первым выходом делителя часто- подключена к первой группе входов операты, вторым входом адресного счетчика, 40 тивного запоминающего блока, группа вывходом генератора псевдослучайной после- ходов которых соединена с первой группой довательности и первым входом второго входов второго регистра, первый входтригключа, группа вторых выходов делителя ча- гера обнаружения подключен ко, второму стоты подключена к группе первых входов входу устройства, а второй вход соединен с второго формирователя управляющих сиг первым входом второго элемента ИЛИ и налов, группа втОрых входов которого сое- выходом первого ключа, первый вход котодинена с группой первых выходов счетчика рого подключен к выходу порогового блока, циклов, третий вход первого коммутатора выход триггера задержки подключен к втоподключен к третьему входу третьего ком- рому входу второго ключа, выход которого мутатора и к первому выходу триггера на соединен со вторым входом второго злеменкопления, второй выход которого соединен та ИЛИ, выход второго элемента ИЛИ подсо вторым входом счетчика циклов, группа ключен ко второму входу регистра сдвига с первых выходов адресного счетчика под- обратными связями, выход которого соедиключена к группе первых входов второго нен со вторым входом устройства,коммутатора, группа вторых входов которо Блок-схема предлагаемого устройства го соединена с группой первых выходов приведена на чертеже, где приняты следую- первого формирователя управляющих сиг- щие обозначения: 1 - фильтр нижних члсналов, второй "выход адресного счетчика тот(ФНЧ); 2- генератор тактовых импульсов подключен к первому входу первого форми- (ГТИ); 3 - аналого-цифровой преобразова.рователя управляющих сигналов, второй тель АЦП); 4 - делитель частоты; 5, 12, 17,19 - коммутаторы; 6 - адресный счетчик; 7,26 - элементыИЛИ; 8 - счетчик циклов; 9,10 - формирователи управляющих сигналов (ФУС); 11, 12 - регистры; 13 - генератор псевдослучайной последовательности (ПСП); 14 - элемент И; 15 - триггер накопления; 16 - арифметически-логический блок (АЛ Б); 18 - триггер обнаружения; 20 - оперативный запоминающий блок (ОЗБ); 22 - пороговый блок; 23 - триггер задержки; 24, 25 - ключи 27 - регистр сдвига с обратными связями (РСОС),Блок-схема предлагаемого устройства имеет следующие функциональные связи; по входу последовательно соединенные ФНЧ 1, АЦПЗ, коммутатор 5, регистр 11, АЛ Б 16, ОЗ Б 20 и регистр 21, выходы которого подключены ко вторым входам АЛБ 16 и , коммутатора 5, последовательно соединенные ГТИ 2, делитель частоты 4, адресный счетчик 6, коммутатор 12, выходы которого подключены ко вторым входам коммутатора 17, первые входы коммутатора 17 соедине.ны с первыми входами генератора ПСП 13, второй выход которого подключен ко второму входу элемента И 14, первому входу счетчика циклов 8 и второму входу триггера задержки 23, входы коммутатора 17 соединены со вторыми входами ОЗБ 20 и первыми входами РСОС 27, первый выход делителя частоты 4 подключен ко второму входу АЦПЗ, ко входу генератора ПСП 13 и к первому входу ключа 25, вторые выходы дели.теля частоты 4 соединены с первыми входами ФУС 10, вторые входы которого подключены к первым выходам счетчика циклов 8, первые, вторые и третьи группы выходов ФУС 10 соединены соответственно с первыми, вторыми и третьими группамивходов коммутатора 19; четвертый вход которого подключен ко второму выходу ФУС 9, пятый вход коммутатора 19 соединен с , третьим выходом ФУС 9 и третьим входом РСОС 27 и вторымвходом ключа 24, первый вход которого подключен к выходу порого. вого блока 22, э выход соединен с первымвходом элемента ИЛИ 26 и вторым входом триггера обнаружения 18, входы порогового блока 22 подключены к выходам ОЗБ 20, группа выходов коммутатора 19 соединена со второй группой входов регистра 11, второй группой входов регистра 21, третьей группой входов АЛБ 16, третьей группой входов ОЗБ 20, третий вход коммутатора 5 подключен к первому выходу триггера накопления 15 и третьему входу коммутатора 17, второй выход триггера накопления 15 соединен со вторым входом счетчика цйклов 8, второй выход счетчика циклов 8 подключен ко второму входу триггера накопления 15, первому входу элемента ИЛИ 7 и второму входу адресного счетчика 6, второй выход которого соединен с первым входом ФУС 9, выход триггера обнару жения 18 является первым выходомустройства, соединен с первым входом триггера задержки 23 и через второй вход элемента ИЛИ 7 подключен ко второму входу ФУС 9, первые выходы которого соединены 10 со вторыми входами коммутатора 12, э четвертый выход подключен к первому входу элемента И 14, выход элемента И 14 соединен с первым входом триггера накоплейия 15, первый вход триггера обнаружения 18 15 подключен ко второму входуустройства, выход триггера задержки 23 соединен со вторым входом ключа 25, выход которого через второй вход элемента ИЛИ 26 подключен ко второму входу РСОС 27, выход РСОС 27 яв ляется вторым выходом устройства,Предлагаемое устройство работает следующим образом.С приходом внешнего импульса "Установка" на "Г вход триггера обнаружения 18 25 устройство переводится в режим поискаПСП, который состоит из этапов; 1) накопления, 2) быстрого корреляционного преобразования Уолша (БКПУ), 3) считывания, Этим сигналом триггер обнаружения 18 устанав- ЗО ливается по инверсному выходу в состояниелог, "О", Сигнал лог. "0" с инверсного выхода триггера 18 через элемент ИЛИ 7 подается на "й" вход ФУС 9 и снимает его нулевую начальную устайовку; После снятия нулевой 35 начальной установки ФУС 9 под действиемимпульсов окончания счета (ИОС), поступающих с выхода переноса адресного счетчи ка 6, вырабатывает импульс началанакопления (ИНН). ИОС адресного счетчика 40 6 являются для ФУС 9 тактовыми и следуютнепрерывно, поскольку адресный счетчик 6 постоянно работает в режиме счета тактовых импульсов, поступающих от ГТИ 2 через делитель частоты 4.45 ИНН с ФУС 9 поступаетчерез элемент И14, где происходит его",привязка" к импульсу конца последовательности (ИКП) генератора ПСП 13, на "Я" вход триггера накопления 15 и переводйт его по прямому 50 выходу в состояние лог, "1", а по инверсному выходу в состояниелог, "0", Сигнал с прямого выхода триггера накопления 15 служит первым сигналом управления коммутаторами 5, 17 (СУК 1), СУК 1 уровня лог.55 "1" переключает коммутаторы 5, 17 такимобразом, что на их выходы начинают проходить сигналы этапа накопления, Аналогично,под действием СУК 2, СУКЗ уровнялог "0", поступающих с ФУС 9, коммутатор 19 начинает пропускать под"выход сигналы уп 1788592равления с ФУС 10 этапа накопления, СУКЗ подается еще на управляющий вход ключа 24 и уровнем лог. "0" держит его в закрытом состоянии, Кроме того, сигнал лог."0" с инверсного выхода триггера накопления 15 поступает на "В" вход счетчика циклов 8 накопления и снимает нулевую. начальную установку. С этого момента счетчик циклов 8 начинает считывать ИКП ГЕНЕРАТОРА ПСП 13,Выходная ПСП на этапе накопления после фильтрации в ФНЧ 1 поступает на АЦПЗ, где с помощью тактовых импульсов с делителя частоты 4 производится дискретизация. ее по времени и квантование по уровню, Преобразованная в АЦПЗ в цифровую форму ПСП параллельным и-разрядным кодом, через открытый коммутатор 5 поступает на вход регистра 11, в котором записывается с помощью первых тактовых импульсов реги. стра (ТИР г,1) с частотой следования информации. На первом цикле этапа накопления (записи первой длины ПСП) сигнал с выхода регистра 11 поступает на прямую через АЛБ 16 на вход ОЗБ 20. Режим прямого пропускания информации обеспечивается в АЛБ 16 с помощью сигналов управления; М - режим работы, (31,Ъ) - выбор функции (Вф), Сп - перенос, поступающих с коммутатора 19, Выходной сигнал информации записывается в ОЗБ 20 в темпе его поступления по адресам (А 0 АП), подающимся от . генератора ПСП 13 через коммутатор 17, под действием сигналов управления; В К - выбор кристалла, з/с - запись/считывание, приходящих с выхода коммутатора 19, Генератор ПСП 13 вь 1 полнен по схеме со встроенными сумматорами, поэтому при записи сигнала входной ПСП в ОЗП 20 по адресам генератора 13 производятся перестановки Элементов ПСП и тем самым перевод ПСП в базис функций Уолша, Таким образом, на этапенакопления в конце первого цикла в ОЗБ 20 оказывается записанной первая ПСП в виде одной из реализаций функций Уолша. Окончание первого цикла накопления фиксируетсясчетчиком циклов 8 по записи в него первого ИКП с генератора ПСП 13, По состоянию счетчика 8, ФУС 10 определяется окон- ,ание первого цикла этапа накопления и меняет сигналы управления Вф Я 2 и М для АЛ 616 с уровня лог. "1" на уровень лог. "0", а сигналы Вф 31 - с уровня лог. "0" 4 а уровень лог. "0", Под действием измененных сигналов управления Вф 51, 32 и У АЛБ 16 переводится в режим суммирования входных сигналв, Начиная со второго цикла на этапе накопления информация предыдущего цикла выписывается с помощью управляющих сигналан з/с и ВК из ОЗБ 20ПСП на матрицу Адамара, т.е, вычисление коэффициентов корреляция с функциями 45 Уолша, Для этого на этапе БКПУ адреса(Ао" Ав) на ОЗБ 20 поступают с адресногосчетчика 6 через последовательно включенные коммутаторы 12; 17, Сам этап БКПУ делится на несколько циклов, длительность50 которых определяется периодом раба-ы адресного счетчика 6, а номер цикла - состоянием ФУС 9. В зависимости ат номера цикла БКПУ, задаваемого ФУС 9, с помощьк коммутатора 12 производится перестановка от 55 цикла к циклу выходных разрядов адресовадресного счетчика б по определенному алгоритму, в соответствии с известным графом,Процесс вычисления коэффициентовкорреляции с функциями Уалша произла 1015203040 по адресам генератора ПСП 13, переписываетсяпод действием ТИРг,2, поступающих с коммутатора 19 в регистр 21 м суммируется с вновь приходящей на АЛБ 16 информацией. Результат суммы в конце каждого тактового интервала записывается снова вячейки ОЗБ 20 по адресам генератора ПСП 13. Так происходит до тех пор, пока счетчик циклов 8 не отсчитывает заданноечисло накопленийКактолько в счетчик циклов 8 запишется последний ИКП с генератора ПСП 13, на выходе переноса счетчика циклов 8 появляетсяимпульс окончания накопления (ИОН), который подается на В входы адресного счетчика 6 и триггер накопления 15 и, черезэлемент ИЛИ 7, на й вход ФУС 9. ИОН сбра-,сывается адресный счетчик 6, ФУС 9 и триггер накопления 15 в начальное состояние, Этим самым производится схема логических уровней сигналов управления коммутаторами для переключения их на этап БКПУи подготовка адресного счетчика 6 и ФУС 9к работе на.этапе БКПУ с начального состояния. Сигнал уровня лог, "1" с инверсноговыхода накопления 15 подается на Р вход счетчика циклов 8 и сбрасывает его в нулевсе состояние, которое держится да начала следующего этапа накопления (очереднойсмены состояния триггера накопления 15)СУК 1 с прямого выхода триггера накопления 15 уровня лог. "0" переключает коммутатор 5 таким образом, что через него начинает проходить сигнал с выхода регистра 21, а коммутатор 17 переключается в режим пропускания сигнала с коммутатора 12. Кроме этого, под действием СУК 2 уровня лог. "1" и СУКЗ уровня лог. "0" коммутатор19 переключает на выход сигналы управления режима БКПУ, поступающие с ФУС 10,На этапе БКПУ производится перемножение записанной в ОЗБ 20 реализациипорогового блока 22 появляется импульс обнаружения информации (ИОИ), Этот импульс через замкнутый ключ 24 поступает нэ В-вход триггера обнаружения 18 и устанав ливает его по инверсному выходу в состояние лог. "1". Сигнал уровня лог, "1" с инверсного выхода триггера обнаружения 18 и является выходным сигнапом обнаружения информации (СОИ) устройства, Кро ме того, ИОИ с выхода ключа 24 подаетсячерез элемент ИЛИ 26 на вход синхронизации РСОС 27 и записывает параллельным ходом в РСОС 27 номер адреса (А 0 Ап) с коммутатора 17 ячейки ОЗБ 20, в которой 15 была обнаружена информация, т,е, коэффициент корреляции превысил пороговое значение, СОИ с инверсного выхода триггера обнаружения 18 проходит через элемент ИЛИ 7 и останавливает работу ФУС 9, сбра сывая его по входу й в нулевое состояние,Сформированный за счет этого СУКЗ уровня лог. "0" с ФУС 9 размыкает ключ 24 и переключает РСОС 27 в режим последовательной записи, СОИ с инверсного выхода 25 триггера обнаружения 18 поступает такжена информационный вход триггера задержки 23, на выход синхронизации которого подаются ИКП с генератора ПСП 13. Здесь происходит "привязка" СОИ к тактовым 30 ИКП, т,е. СОИ на выходе триггера задержки23 появляются с некоторым запаздыванием, обусловленным временем появления первого ИКП с момента поступления на вход СОИ. СОИ с выхода триггера задержки 23 35 поступает на управляющий вход ключа 25 ипереводит его в замкнутое состояние, Тактовые импульсы с выхода делителя частоты 4 через замкнутый ключ 25 и через элемент ИЛИ 26 подаются на вход синхронизации 40 РСОС 27, и, под действием этих импульсов,РСОС 27 начинает генерировать ПСП с начального состояния, обусловленного записанным параллельным кодом адреса ячейки ОЗБ 20, в которой была обнаружена инфор мация, т.е. синхронно с принимаемой ПСП,Выходной сигнал с РСОС 27 является вторым выходным сигналом устройства.Если при считывании иэ ОЗБ 20 информации порог в пороговом блоке 22 не пре вышен. то по окончании одного цикласчитывания ФУС 9 под действием ИОС с адресного счетчика 6 вырабатывает ИНН, под действием которого весь процесс поиска сигнала автоматически повторяется заново 5 до тех пор, пока сигнал не будет обнаружен,дится следующим образом. На этапе БКПУ в первом цикле под действием управляющих сигналов адресов (Ао "Ап), ВК и з/с из ОЗБ 20 выписываются стоящие рядом пары чисел(0 и 1,2 и 3,4 и 5 итд) и затем хранятся соответственно в регистре 11 и регистре 21, С помощью сигналов управления ВФ, Сп, М в АЛБ 16 производится последовательно сложение и вычитание в регистрах 11,21 пар чисел. Полученные суммы и разности записываются в ячейки памяти ОЗБ 20, причем записывается в ячейку, из которой было считано первое слагаемое, а разность записывается в ячейку, из которой было считано второе слагаемое, т.е. производится операция "бабочка". С окончанием первого цикла БКПУ адресный счетчик 6 вырабатывает ИОС, который записывается в ФУС 9 и свидетельствует о начале второго цикла. Во втором цикле ФУС 9 формирует СУК (4 О) соответственно второму циклу БКПУ, под действием которых коммутатор 12 изменяет порядок следования адресов (А 0 АП) с адресного счетчика 6 и устанавливает их в соответствии со вторым циклом графа Уолша-Адамара. Во время этого цикла из ОЗБ 20 выписываются по переставленным адресам (АоАт) также попарно числа: 0 и 2, 1 и 3, 4 и 6 и тд., а затем с ними проводится та же операция "бабочка", что и в первом цикле, В дальнейшем работа устройства на этапе БКПУ происходит аналогично описанным выше двум циклам, а адреса (А 0 Ап) для ОЗБ 20 переставляются от цикла к циклу в соответствии с графом. Таким образом, к концу этапа БКПУ в ОЗБ 20 оказываются записанными коэффициенты корреляции принятой ПСП с функциями Уолша,Как только ФУС 9 отсчитывает по ИОС с адресного счетчика 6 заданное число циклов БКПУ, на его выходах формируются СУКЗ уровня лог, "1" и СУК 2 уровня лог. "0", с появлением которых устройство переходит на этапе считывания, Под действием СУКЗ и СУК 2 этих уровней коммутатор 19 переключает нэ выход с ФУС 10 сигналы управления этапа считывания. Кроме того. СУКЗ уровня лог. "1" замыкает ключ 24 и переключает РСОС 27 в режим параллельной записи сигнала. ФУС 9 формирует также на этапе считывания СУК (40) такого вида, при которых через коммутатор 12 адреса (Ао.Ап 1) с адресного счетчика 6 проходят в нормальном порядке(не переставленными). 5 С помощью сигналов управления этапа считывания ОЗБ 20 переключаются в режим считывания информации. Считываемая из ОЗБ 20 информация подается на пороговый блок 22, Если порог превышен, то на выходе Техническую эффективность предлагаемого устройства в сравнении с устройством- прототипом можно показать на следующем примере, Максимальное время поиска ПСП1788592 М Й Тнак;14т 1 -кт; 10 15 20 25 Й ТбТ 2=Тнак.2 +,09282 35 40 Т 1 50 55 в устройстве-прототипе определяется выражением; мГдЕ Тнак 1= - а -- дЛИтЕЛЬНОСтЬ НаКЭПЛйВаЕ- мого сегмента входйого сигнала;М - коэффициент пересчета счетчика циклов 19 прототипа;- число разрядов регистров 4, 5 прототипа при одной выборке на длине элемента ПСП;й - число элементов ПСП;К= - -1вЯ 5 - тактовая частота регистра 5 прототипа;Яп -тактовая частота входной ПСП.Максимальное время поиска ПСП в предлагаемом устройстве: ГДЕ Тнак.2=- ВРЕМЯ НаКОПЛЕНИЯ СИПНауМла;у - число накапливаемых периодов ПСП;Тб - время выполнения одной операции "бабочка" (считывание двух чисел из ОЗБ, суммирование, вычисление и запись результатов в ОЗБ)При одинаковой помехоустойчивости УСтРОйСтВ (Тнак,1=Тнак.2) ВРЕМЯ, ЗатРаЧИВаЕ- мое на поиск устройством-прототипом, больше в число раз, равное; т 2 к 1+Итб 1 5 1 п) 1 + - фо 9211) 2 уИсходя из быстродействия существующей элементной базы, можно положить Я 5=1 МГц. Тб=2 мкс. Для того, чтобы определить практически реализуемые значения 1, необходимо оценить зависимость объема аппаратуры устройства-протбтипа, от длины регистров 4, 5 прототипа. При использовании для построения блоков 4, 5 прототипа микросхем типа 533 И Р 16 (4-х разрядные регистры), а для построения блока 6 прототипа - 533 ЛП 5 (четцре сумматора по модулю два) и 533 ИПЗ (4-х разрядный АЛБ) общеечисло корпусов в блоках 4, 5, 6, составит;Мк =д 15. а их мощность потребления1 1Р=Ц - Рир+ - Рдп +Рип),2 4 где Рир - мощность потребления микросхемы 533 ИР 16 (115 мВт;Рлп - мощность потребления микросхемы 533 ЛП 5 (50 мВт);Рип - мощность потребления микросхемы 533 ИПЗ (184, 25 мВт),В таблице приведены значения Мк и Р для некоторыхИсходя из таблицы видно, что практически реализация устройства-прототипа целесообразна прине более 64.Формула изобретения Устройство поиска псевдослучайной последовательности, содержащее фильтр нижних частот, вход которого является первым входом устройства, последовательно соединенные генератор тактовых импульсов и делитель частоты, а также генератор псевдослучайной последовательности (ПСП), счетчик циклов, триггер обнаруже 30 ния, адресный счетчик, вход сброса которого соединен с первым входом первого элемента ИЛИ,. и последовательно соединенные оперативный запоминающий блок и пороговый блок,отличающееся тем, что, с целью уменьшения времени поиска ПСП, в него введены последовательно соединенные аналого-цифровой преобразователь (АЦП), первый коммутатор, первый регистр и арифметико-логический блок, последовательно соединенные второй и третий коммутаторы и регистр сдвига с обратными связями, первый и второй фор. мирователи управляющих сигналов, элемент И, триггер накопления, четвертый 45 коммутатор, второй регистр. выходы которого соединены с соответствующей группой входов первого коммутатора и арифметикологического блока, триггер задержки, ключи и второй элемент ИЛИ, при этом выход фильтра нижних частот соединен с входом АЦП, тактовый вход которого соединен с первым выходом делителя частоты, с входом адресного счетчика, входом генератора ПСП и входом первого ключа, другие выходы делителя частоты соединены с первой группой входов второго формирователя уп равляющих сигналов, вторая группа входов которого соединена с соответствующими выходами счетчика циклов, управляющий вход первого коммутатора соединен с уп14 13 1788592 Состаеитепь В,СапрыкинТехред М.Моргентал Корректор С.Юско Редактор Заказ 77 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035. Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 равгяющим входом третьего коммутатора и с прямым выходом триггера накопления, инверсный выход которого соединен с установочным входом счетчика циклов, выходы адресного счетчика соединены с соответствующим входом второго коммутатора, управляющие входы которого соединены с соответствующими выходами первого формирователя управляющих сигналов, тактовый вход которого соединен с выходом переноса адресного счетчика, а установочный вход первого формирователя управляющих сигналов соединен с выходом первого элемента ИЛИ, первый вход которого соединен с соответствующим выходом счетчика циклов и первым входом триггера накопления, а второй вход первого элемента ИЛИ соединен с инверсным выходом триггера обнаружения и первым входом триггера задержки, счетный вход счетчика циклов соединен с первым входом элемента И, вторым входом триггера задержки и первым выходом генератора ПСП, другие выходы которого соединены с соответствующими входами третьего коммутатора, твыход первого сигнала управления первого формирователя управляющих импульсов соединен с первым управляющим входом четвертого коммутатора, а выход второго сигнала управления - с вторым управляющим входом четвертого коммутатора, управляющим входом второго ключа и с управляющим входом регистра сдвига с обратными связями, группа входов которого соединена с соответствующими адресными входами 5 оперативного запоминающего блока, выходимпульса начала накопленйя первого формирователя управляющих импульсов через элемент И соединен с вторым входом триггера накопления, первая, вторая и третья 10 группы выходов сигнала управления второго формирователя управляющих сигналов через четвертый коммутатор соединены с управляющими входами первого и второгорегистров, оперативного запоминающего " 15 блока и арифметико-логического блока, выходы которого через оперативный запоминающий блок соединены с соответствующими входами второго регист- ра, выход порогового блока через второй 20 ключ соединен с первым входом триггераобнаружения и первым входом второго элемента ИЛИ, второй вход которого соедийен с вьсходом триггера задержки через первый ключ, выход второго элемента ИЛИ соеди нен с соответствующим входом регистрасдвига с обратными связями; причем второй вход, инверсный выход триггера обнаружения и выход регистра сдвига с обратными связями являются соответственно входом 30 импульса установки, первым и вторым выходами устройства.