Устройство для определения экстремальных чисел

;Й ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Таганрогский радиотехнический институт им, В,Д,Калмыкова(56) Авторское свидетельство СССР М 1005032, кл, 6 06 Г 7/06, 1981.Авторское свидетельство СССР М 1164694, кл. 0 06 Г 7/06, 1983,(54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЭКСТРЕМАЛЬНЫХ ЧИСЕЛ(57) Изобретение относится к технической кибернетике и может быть использовано для построения технйческих средств классификации, поиска информации и автоматизации принятия решений в нечетких условиях. Цель изобретения - расширение функциональных возможностей. Цель достигается тем, что в устройство, содержащее приемный регистр 3, регистр 19 результата, компаратор 36, элемент И 5 и входную шину 1, введены приемный регистр 8, элемент ИЛИ 6, элемент И - ИЛИ 12, элементы И 16, 25, блоки 15, 18 максимума, элементы НЕ 13, 14, 17, группа элементов И 32,.блоки 26, 29 управления, элементы 28, 37, 38, 39 задержки, генератор 24, КЗ-триггер 23, входная шина 9, последовательные входы 2, 7, входы 4, 10, 11, 20, 21 признаков, вход 22 запуска, вход 30 сброса, шина 27 разрядности чиселшина 31 размерности множеств, выходная шина 33. Каждый блок управления содержит двоичный счетчик 34, регистр 35 и компаратор 36. Устройство позволяет определять максимальное или минимальное число в множестве щ-разрядных двоичны чисел В = (Вф = 1,п и результат максимал ной композиции Ч=еах (гпп(Аь В) двух н четких множеств А = (А 1) и В = (Щ 1 = 1,п. з,п. ф-лы, 1 ил.1753468Изобретение относится к области тех- нератор импульсов, группу из щ элементовнической кибернетики и может быть исполь- И, где е - разрядность чисел, элемент ИЛИ, зованодля построения технических средств элемент И, элемент И-ИЛИ, три элемента классификации, поиска информаций; моде- Н Е, четыре элемента задержки, и ричем вход лирования нечетких рассуждений и алгорит младшего разряда первого регистра являетмов, процессов принятия решений вся последовательным входом первого числа нечетких условиях. устройства, а выходстаршего разряда перИзвестно устройство для определения вого регистра. соединен через первый элемаксимального числа, содержащее элемент мент НЕ с первым информационным входом ИЛИ и и узлов анализа, каждый из которых 10 первого блока максимума, входы разрядов состоит из триггера, первого и второго эле- второго регистра являются входами второго, .числа устройства, а выход старшего разрядаНедостатком этого устройства является второго регистра соединен с первым входомто, что оно 4 е определяет минимального первого элемента И элемента И-ИЛИ и перчисла и "результата максиминной компози вым входом второго элемента И, второй ции. вход которого является входом первого приИ звестно также устройство для сравне- знака типа операции устройства, а выходния чисел, содержащее коммутатор, счет-соединен с первым входом элемента ИЛИ, чик, регистр, схему сравнения, элемент И,второй вход которого соединен с последовагенератор;:20 тельным входом второго числа устройства, аНедостатком этого устройства"является выход соединен с входом младшего разрядато; что оно не вычисляет результата макси- второго регистра, вход второго признака тиминной композиции:-:"па операции устройства соединен с вторымИзвестно также устройство Для опреде-и первым входами соответственно первоголения локальных экстремумов, содержащее 25 и второго элементов И элемента И - ИЛИ и блок управления, три схемы сравнения; : первымвхбдомтретьегоэлементаИ,второй счетчик номера канала, регистр порога; три вход которого соединен с выходом старшего буферных регистра, регистр экстремума, разряда регистра результата и вторым вховход запуска, информационныевходы уст- дом второго элемента И элемента И - ИЛИ, ройства и входы предварительной установ- ЗО выход которого соединен через второй элеки, кроме того, блок управления содержит мент НЕ с вторым информационным входом два элемента И, два триггера, счетчик, де- первого блока максимума, выход которого шифратор и вход тактовых сигналов,соединен через третий элемент НЕ с перНедостатком этого устройства являетсявым информационным входом второго блото, что оно не может осуществлять поиск 35 ка максимума, второй информационный результата максиминной композйцйй," . вход которого соединенс выходом третье оаиболееблйзкимкпреДложенномупо элемента И, а выход соединен с входом.технической сути является устройство для младшего разряда регистра результата, выопределения локальных экстремумов, со- ходы разрядов которогосоединеныс первы- держащее распределитель импульсов, два 40. ми входами элементов И группы, выходы регистра, две схемы сравнения; триггер, ре- которых являются информационными выхогистр порога, элемент И, формирователь пе-дами устройства, а вторые входы соединены реднего фронта импульса, регистр номера с выходом первого блока сравнения и вхоканала, счетчик номера канала, дом установки в ноль триггера, вход устаНедостатком этого устройства является 45 новки в единичное состояние которогото, что оно не обеспечивает поиск результа-является входом запуска устройства, выход та максиминной композиции,; " генератора импульсов соединен с вторымЦель изобретения - расширение функ- входом первого элемента И, выход которогоциональных возможностей устройства за соединен с входом пересчета второго блока счет определения результата максиминной 50 сравнения, через первый элемент задержки композиции. с входом синхронизации первого блока макПоставленная цель достигается тем, что симума и с входом второго элемента задерустройство для определенияэкстремаль- жки, выход которого соединен с входом: ных чисеп, содержащее два регистра, ре- синхронизации второго блока максимума игистр результата, триггер, элемент И, 55 через третий элемент задержки с входами причем входы первого регистра являются синхронизации первого, второго регистра и входами анализируемого числа устройства, регистра результата, входы установки в нувыход триггера соединен с первым входом левоеиединичное состояние которогоявляэлемента И, дополнительно содержит дда ются соответственно входами третьего и блока максимума, два блока сравнения, ге- четвертого признаков типа операции уст10 с информационными входами блока, входы35 раллельным и последовательным входами 40приемного регистра 3. Вход 4 первого признака Р 1 устройства соединен с входом элеэлемента ИЛИ 6, второй вход которого соединен с вторым последовательным входом 457 устройства, а выход- с последовательным установки всех разрядов в единичное состо-50яние Я соединен с входом 10 пятого признака Р 5 устройства, Вход 11 второго признака ройства, выход второго блока сравнения соединен через четвертый элемент задержки с входом сброса этого же блока, первым входом первого блока сравнения и входами установки в единичное состояние первого и второго блоков максимума, информационные входы второго блока сравнения являются входами разрядности чисел устройства, вход сброса первого блока сравнения является входом сброса устройства, информационные входы первого блока сравнения являются входами равномерности множества чисел устройства, кроме того, каждый блок сравнения содержит двоичный счетчик, регистр и схему сравнения, причем счетный вход счетчика соединен с входом пересчета блока, вход сброса счетчика в нулевое состояние соединен с входом сброса блока, входы разрядов регистра соединены первой группы схемы сравнения соединены с выходами счетчика, входы второй группы схемы сравнения соединены с выходами разрядов регистра, выход схемы сравнения является выходом блока,На чертеже показана функциональная схема устройства.Устройство для определения экстремальных чисел содержит приемные регистры 3 и 8, регистр 19 результата, элементы И 5, 16 и 25, элемент ИЛИ 6, элемент И-ИЛИ 12, элементы НЕ 13, 14 и 17, блоки 15 и 18 максимума, генератор 24, триггер 23; блоки 26 и 29 сравнения; элементы 28, 37-39 задержки, группу элементов И 32, Каждый блок сравнения содержит двоичный счетчик 34, регистр 35 и схему сравнения 36. Первая входная шина 1 и последовательный вход 2 устройства соединены соответственно с памента И 5, выход которого соединен входом входом приемного регистра 8, параллельный вход которого соединен с второй входнойшиной 9 устройства, а его вход Р 2 устройства соединен с вторым и третьим(инверсным) входами элемента И-ИЛИ 12 и входом элемента И 16, Выход регистра 8 соединен с первым входом элеменга ИИЛИ 12 и входом элемента И 5. Последовательный выход регистра 3 соединен через элемент НЕ 14 с первым входом блока 16 максимума, а выход элемента И-ИЛИ 12 25 30 соединен через элемент НЕ 13 с вторым входом блока 15 максимума, выход которого соединен через элемент НЕ 17 с вторым входом блока 18 максимума, Выход элемента И 16 соединен с первым входом блока 18 максимума, выход которого соединен с последовательным входом регистра 19, вход сброса (В) в нулевое состояние которого соединен с входом 20 третьего признака Рз устройства, а его 8-вход соединен с входом 21 четвертого признака Р 4 устройства, Последовательный выход регистра 19 соединен с входом элемента И 16 и четвертым входом элемента И - ИЛИ 12, а его параллельный выход соединен с первыми входами группы элементов И 32. Вход 22 запуска устройства соединен с Я-входом триггера 23, прямой выход которогосоедийен с входом элемента И 25. Выход генератора 24 соединен с другим входом элемента И 25, выход которого соединен с входом элемента 37 задержки и счетным входом (+1) блока 26 сравнения, третий информационный вход О которого соединен с шиной 27 разрядности чисел устройства, а его выход соединен через элемент 28 задержки с Я-входам блоков 15 и 18 максимума, вторым В-входом сравнения 26 и (+1)-входом блока 29 сравнения, В-вход которого соединен с входом 30 сброса устройства в исходное состояние, а его О-вход соединен с шиной 31 размерности множества чисел устройства. Выход блока 29 сравнения соединен с й-входом триггера 23 и вторыми входами группы элементов И 32, выход которой соединен с выходной шиной 33 устройства. Кроме того, (+1)- и й-входы блока 25 соединены с одноименными входами счетчика 34, а его О" вход соединен с параллельным входом регистра 35. Выходы счетчика 34 и регистра 35 соединены с входами компаратора 36, выход которого соединен с выходом;блока 26. Выход элемента 37 задержки соединен с входом синхронизации С блока 15 максимума и вводом элемента 38 задержки, выход которого соединен с С-входом блока 18 максимума и входом элемейта 39 задержки, выход которого соединен с С-входами регистров 3, 8 и 19.Блоки 15 и 18 максимума могут быть реализованы по схеме устройства для определения максимального числа при и = 2, где 5-вход предназначен для исходной установки триггеров блоков в единичное состояние, а С-вход - для синхронизации триггеров. Компаратор 36 может быть реализован на микросхемах цифрового компаратора К 564 ИП 2, который обладает свойством наращиваемости по числу разрядов.1753468 7Назначение блоков 15 и 18 максимума состоит в последовательном определении на их выходах разрядов числа, являющегося максимальным. среди двух чисел, поразрядно поступающих на их входы, 5Назначение блока 26 сравнения состоит в определении момента завершения обработки очередной пары чисел А и В (или очередного числа В) при их поразрядном поступлении на последовательные входы 7 10 и 2 устройства и выработке управляющего сигнала, который увеличивает на единицу содержимое счетчика блока 29 сравнения, устанавливает в исходное (единичное) состояние блоки 15 и 18 максимума и сбрасы вает в нулевое сог,ояние счетчик 34, подготавливая тем самым устройство к обработке очередной пары чисел (очередного числа).Назначение блока 29 сравнения состо ит в определении момента завершения обработки последней пары чисел Ал и Вп(или последнего числа В) и выработки управляюще;о сигнала Ттоп", который, сбрасывая триггер 23 в нулевое состояние, прекращает 25 подачу в устройство синхросигналов с гене-ратора 24 и, поступая на входы группы элементов 32, стробирует выдачу результата обработки множества чисел на выходную шину 33 устройства, 30Алгоритм работы устройства следующий. Устройство предназначено для определения максимального или минимального числа"в множестве т-разрядных двОичных.чисел В:(В),= 1,и и результата максимин ной композиции С = пзах(изи(Аь ВД двух . нечетких множеств А=(А) и В=(Вф, =1,и. Разряды а, Ь, ) = 1,а чисел Аь Вь= 1,и, анализируемых множеств А и В последовательно поступают в устройство, подверга ясь поэтапному анализу, При этом в устройстве реализуется конвейерный принцип обработки поступающих чисел. Вектор признаков Р = (Р 1, Рг, Рз, Р 4, Р 5) задает следующие типы операций, . 45Р = (О, О, О, 1, О) - устройство определяет результат операции;С= аи В,=1,и,Р =(1, 1, 1, О, 1) - устройство определяет результат операции. 50С = вах В,= 1,и.Р = (О, 1, 1, О, О) - устройство определяет результат операции;С = еах аи (Аь В)1,=1,и.При этом призйаки Р 1, Р 2 должны при сутствовать в течение всего цикла обработки множеств чисел, а признаки Рз, Р 4, Рб подаются в устройство только в начале цикла. После завершения цикла обработки уст-ройство вырабатывает сигнал "Стоп", по 8которому прекращается продвижение информации в устройстве и результат обработки выдается на выход устройства. Анализируемые числа последовательно разряд за разрядом проходят через ступени конвейера, ступень 1 - блок максимума 15 совместно с элементами НЕ 13, 14 и 17; ступень 2 - блок 18 максимума. При этом ступень 1 реализует операцию последовательного выделения минимального числа, а ступень 2 - максимального числа среди двух чисел, поступающих на их входы. Результат такой обработки последовательно заносится в регистр результата. Таким образом за а тактов формируется результат обработкй (в зависимости от реализуемого режима) очередного числа В или пары чисел Аь Вь . Элементы 37-39 задержки при этом осуществляют распределенную синхронизацию ступеней конвейера и регистров 3, 8 и 18, При дальнейшем продвижении информации этой текущий результат последовательно поступает на ступень 1 (режим поиска еи В) или на ступень 2 (режимы поиска п 1 ах В 1 или гиах (ви(Аь В) совместно с очередным числом В+1 или парой чисел А+1, В+, Тем самым подготавливается следующий текущий результат. Таким образом через е х и тактов в регистре 19 результата будет сформирован окончательный результат С; который и поступит на выход устройства,Устройство работает следующим образом,Перед началом работы должен быть произведен начальный сброс устройства (цепь сброса показана только для блока 29 сравнения), при этом на вход 30 устройства поступает импульс сброса, который устанавливает двоичные счетчики блоков 26 и 29 и регистры 3,8 и 19 в нулевое состояние, а триггеры блоков 15 и 18- в единичное состояние. На шины 27 и 31 необходимо подать двоичные коды аи и соответственно разрядности чисел и размерности множеств. Рассмотрим работу устройства в отдельных. режимахВ режиме поиска С = щи В на входы признаков устройства необходимо подать вектор Р =(О, 0,0, 1, 0). При этом признаки Р 1, Р 2 должны присутствовать в виде логическихуровней в течение всего цикла обработки множества чисел В, а признаки Рз, Р, Р 5 подаются в виде импульсов, производя начальное занесение констант в регистры устройства, В результате подачи вектора Р в регистре 19 результата по Я-входу (Ра = 1) будут занесены единичные значения во все разряды, т.е. максимально возможная константа, элемент И 5 блокируется (Р 1= 0), элемент И 16 блокируется, первый коньюнктор. элемента И - ИЛИ 12 блокируется по второму входу, а его второй конъюнктор подготавливается по инверсному входу (Р 2 = 0). В приемный регйстр 3 необходимо занести через параллельный вход число 81, 5а на вход 2 устройства необходимо подать старший разряд числа В 2 (состояние регис 1- ра 8 в этом режиме безразлично). Работа устройства начинается при подаче сигнала"Пуск" на вход 22 устройства, При этом триггер 23 устанавливается в единичное состояние и своим прямым выходом разрешает прохождение бесконечной серии синхросигналов с выхода генератора 24 через элемент И 25 на (+1)-вход блока 26 и вход 15 элемента 37 задержки. Через время т 1 каждый синхросигнал появляется на С-входе блока 15 максимума и входе элемента 38 задержки, на выходе которого он появляется через время т 2 и поступает на С-вход 20 блока 18 максимума и вход элемента 39 задержки. На выходе последнего синхросигнал появляется через время хз и поступает на С-входы регистров 3, 8 и 19, которые осуществляют в каждом такте сдвиг вправо 25 на один разряд своего содержимого. Величина т 1 должна быть не меньше суммы времени задержки элемента И-ИЛИ 12 и максимально возможного времени перекоса сигналов на последовательных выходах регистров 3,8 и 19. Величина т 2 должна быть не меньше времени задержки элемента НЕ. 17 (или И 16). Величина тз должна быть не меньше времени срабатывания триггера блока 18 максимума. В целом(х 1 + т 2 + гз) ( т - длительности такта. Так как второй конъюнктор элемента И-ИЛИ 12 приоткрыт по инверсному входу, то содержимое регистра 19 будет проходить поразрядно в каждом такте с его 40 последовательного выхода через элемент. И - ИЛИ 12 и элемент НЕ 13 на второй вход блока 15. При этом на первый вход блока 15 с последовательного выхода регистра 3 через элемент НЕ 14 будет поразрядно поступать содержимое регистра 3. Так как разряды анализируемых чисел поступаютна входы блока 15 через инверторы 13 и 14 и результат анализа выдается с его выхода через инвертор 17, то такое включение блока 15 максимума позволяет выполнять поиск минимального из двух анализируемых чисел. Так как в регистре 19 содержится константа 11.1, то на выходе инвертора 17 в каждом такте будут выделяться разряды 55 числа В 1, поступающие с регистра 3, При. этом освободившиеся разряды регистра 3 заполняются последовательно раэрядамиследующего числа В;+1. Так как элемент И 16 блокирован признаком Р 2 - О, то в каждом такте на его выходе будет присутствовать нулевой уровень, Поэтому блок 18 максимума в каждом такте будет выделять на своем выходе разряды числа с выхода инвертора 17.Таким образом, за р первых тактов в регистре 19 окажется число В 1, а в регистре 3 - число В 2, В каждом такте содержимое счетчика блока 26 сравнения наращивается на "1", через а тактов это содержимое совпадает с содержимым регистра блока 26 и компаратор блока вырабатывает сигнал, свидетельствующий о завершении обработки очередйого числа (а разрядов). Этот сигнал через элемент 28 задержки с задержкой т 4, где т) х 4 (т 1+т 2+тз), сбрасывает содержимое счетчика блока 26 в нулевое состояние, наращивает йа "1" содержимое счетчика блока 29, устанавливает в еди:".ичное состояние триггеры блоков 15 и 18, Тем самым подготавливается этап обработки следующего числа (В 2). Через гп тактов в регистре 3 будет число Вз, а в регистре 19 - в 1 п (В 1, В 2), После обработки последнего разряда числа Вп в регистре 19 окажется число С = в 1 п Вь блок 26 сравненйя вырабатывает выходной сигнал, который доводит содержимое счетчика блока 29 сравнения до и, сбрасывает в нулевое состояние содержимое счетчика блока 26, Так как в регистре блока 29 занесено значение и, то компаратор блока вырабатывает сигнал совпадения. который является для устройства сигналом "Стоп", сбрасывающим триггер 23 в нулевое состояние и разрешающим выдачу результатапоиска с параллельного выхода регистра 19 через группы элементов И 32 на выходную ширину 33 устройства.В режиме поиска С - гпах В на входы признаков устройства необходимо подать вектор Р = (1, 1, 1, О, 1), В результате содержимое регистра 19 по В-входу (Рз = 1) будет сброшено в нулевое состояние, т,е, представлять минимальную константу, а содержимое регистра 8 по -входу (Р 5 = 1) будет переведено в состояние 111. т.е. представлять максимальную константу. Элемент И 5 подготавливается по первому входу (Р 1 = 1), элемент И 16 подготавливается по второму входу (Р 2 = 1), первый коньюнктор элемента И-ИЛИ 12 подготавливается по второму входу, а его второй коньюнктор блокируется по инверсному входу (Р 2- 1), В приемный регистр 3 необходимо занести через параллельный вход число В 1, а на вход 2 устройства необходимо подать старший разряд числа В 2 (на шину 9 и вход 7 устройства информации в этом режиме не подается). В отличие от предыдущего режима в каждом такте содержимое регистра 19 будет поразрядно поступать через элемент И 16 на первый вход блока 18, а на второй вход блока 15 через элемент И-ИЛИ 12 (первый коньюнктор) и элемент НЕ 13 будут поступать единичные разряды содержимого регистра 8, при этом в ходе сдвига они будут перезаписываться в регистр 8 с его последовательного выхода через элементы И 5, ИЛИ 6 на его последовательный вход. Тем самымв каждом такте обеспечивается присутствие константы 111 в регистре 8 и выделение на выходе элемента НЕ 17 в качестве минимального числа разрядов очередного анализируемого числа В(В111). На выходе блока 18 в каждом такте формируются разряды результата операции поиска максимального числа из двух чисел; В и содержимое регистра 19. При этом через в тактов после начала работы устройства в регистре 19 будет число В 1(так как вах (В 1, 00.0) = В 1), а через 2 в тактов - число вах (В 1, В 2). Через в х п тактов в регистре окажется число С = вэх(В).В режиме поиска С = вахв 1 пАь В) на входы признаков устройства необходимо подать вектор Р =(О, 1, 1, О, 0). В результатесодержимое регистра 19 по й-входу (Рз = 1) будет сброшено в нулевое состояние, т,е, представлять минимальную константу. Элемент И 5 будет блокирован признаком Р 1- О, элемент И 16 подготавливается по второму входу (Р 2 = 1), первый конъюнктор элемента И-ИЛИ 12 подготавливается по второму входу, а его.второй коньюнктор блокируется по инверсному входу (Р 2 = 1). В приемный регистр 3 необходимо занести через параллельный вход число В 1, а на вход 2 устройства необходимо подать старший разряд числа В 2. В приемный регистр 8 необходимо занести через параллельный вход число А 1, а на вход 7 устройства необходимо подать старший разряд числа А 2. Цепи продвижения информации с последовательных выходов регистров 3, 8 и 19 такие же, как и в предудущем режиме, стой лишь разницей, что циклическая связь с последовательного выхода регистра 8 на его последовательный вход в этом режиме разорвана, так как элемент И 5 блокирован признаком Р 1=0. При этом в каждом такте на выходе элемента НЕ 17 формируются разряды числа й = в и (Аь В 1), а на выходе блока 18 - разряды результата операции поиска максимального числа из двух чисел: Р и содержимое регистра 19. При-этом через в тактов после начала работы устройства в регистре 19 будет число В (так как аах (й 1, 000) 81), а чврвз 2 втактов - число вах (й 1, В 2), Через в х и тактов в регистре окажется числоС = вахвп(Аь В)1.Расширение функциональных возможностей устройства для определения экстремальных чисел по отношению к прототипу состоит в том, что оно позволяет реализовать наряду с операциями поиска максимального или минимального числа из заданного множества чисел операцию мак 5.10 гистр результата, триггер, элемент И, причем входы первого регистра являются входами анализируемого числа устройства, выход триггера соединен с первым входом элемента И,отл ича ющеес ятем,что, с целью расширения функциональных возможностей устройства за счет определения результата максимальной композиции, оно дополнительно содержит два блока максимума, два блока сравнения, генератор импульсов, группу из в элементов И, где в - разрядность чисел, элемент ИЛИ, элемент И, элемент И - ИЛИ, три элемента НЕ, четыре элемента задержки, причем вход млад 20 25 шего разряда первого регистра является 30 последовательным входом первого числа устройства, а выход старшего разряда перваго регистра соединен через первый элемент НЕ с первым информационным входом первого блока максимума, входы разрядов второго регистра являются входами второго числа устройства, а выход старшего разряда. второго регистра соединен с первым входом первого элемента И элемента И - ИЛИ и пер 35 40 вым входом второго элемента И, второй вход которого является входом первого признака типа операции устройства, а выход соединен. с первым входом элемента ИЛИ, второй вход которого соединен с последова 45 тельным входом второго числа устройства, и выход соединен с входом младшего разряда второго регистра, вход второго признака типа операции устройства соединен с вторым и первым входами соответственно первого и второго элементов И элемента И-ИЛИ и первым входом третьего элемента И, второй вход которого соединен с выходом старшего разряда регистра результата и вторым входом второго элемента И элемента И - ИЛИ, выход которого соединен через второй элемент НЕ с вторым информационным входом первого блока максимума, выход которого соединен через трвтий Злемвнт НЕ с пврвым информационным входом второго блока максимума, втосимальной композиции над числами двухмножеств.Формула изобретения1. Устройство для определения экстре 15. мальных чисел, содержащее регистр, ре. Заказ 2768 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 рой информационный вход которого соединен с выходом третьего элемента И, а выходсоединен с входом младшего разряда регистра результата, выходы разрядов которогосоединены с первыми входами элементов И 5группы, выходы которых являются информационными выходами устройства, а вторые входы соединены с выходом первого .блока сравнения и входом установки в "0"триггера, вход установки в единичное состояние которого является входом запуска устройства, выход генератора импульсовсоединен с вторым входом первого элемента И, выход которого соединен с входомпересчета второго блока сравнения, через 15первый элемент задержки - С входом синхронизации первого блока максимума и свходом второго элемента задержки, выходкоторого соединен с входом синхронизациивторого блока максимума и через третий 20элемент задержки с входами синхронизации первого и второго регистров и регистрарезультата, входы установки в нулевое иединичное состояние которого являются соответственно входами третьего и четвертого признаков типа операции устройства,выход второго блока сравнения соединен через четвертый элемент задержки с входом сброса этого же блока, первым входом пересчета первого блока сравнения и входами установки в единичное состояние первого и второго блоков максимума, и информационные входы второго блока сравнения являются входами разрядности чисел устройства, вход сброса первого блока сравнения является входом сброса устройства, информационные входы первого блока сравнения являются входами размерности множества чисел устройства,2,Устройствопоп.1,отл ича ю щеес я тем, что каждый блок сравнения содержитдвоичный счетчик, Регистр и схему сравненияпричем счетный вход счетчика соединен с входом пересчета блока, вход сброса счетчика в нулевое состояние соединен с входом сброса блока, входы ра.".рядов регистра соединены с информационным входом блока, входы первой схемы сравнения соединены с выходами счетчика, входы второй группы схемы сравнения соединены с выходами разрядов регистра, выход схемы сравнения является выходом блока,