Коррелятор

)5 О 06 Р 15/33 ЕНИ АВТОРСКОМУ ЕТЕЛЬСТВУ хнический институт ф, Кутаев, В.Б, Гайд льство СССР 5/336, 1985. льство СССР 5/336, 1989. фиг нхр) содер изации ый три ретий 3 тчики 34 жит вход вход 29 ггер 30, 3 тригге- -38, деи сч ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ИСАНИЕ ИЗ(56) Авторское свидетМ 1381539, кл. О 06 ЕАвторское свидетМт 1674154, кл. 0 06 Р 54) КОРРЕЛЯТОР57) Изобретение относится к вычислительой технике и может быть использовано в пециализированных вычислительных устойствах, применяемыхдля цифровой обраИзобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных устройствах, применяемых для цифровой обработки сигналов и работающих в реальном масштабе времени,Цель изобретения - уменьшение аппаратурных затрат.На фиг. 1 представлена структурная схема коррелятора; на фиг, 2 - схема вычислительной ячейки для определения корреляционных коэффициентов; на фиг. 3 - функциональная схема блока управления; на фиг, 4 - графическое представление матрицы вычислительных ячеек для определения корреляционных коэффициентов; на фиг. 5 - примеры корреляционной обработки изображений.Коррелятор (фиг, 1) содержит матрицу из вычислительных ячеек 1,Ц для определения корреляционных коэффициентов ( = 1,ботки сигналов и работающих в реальном масштабе времени, Целью изобретения является уменьшение аппаратурных затрат в устройстве. Коррелятор содержит матрицу вычислительных ячеек 1.Ц для определения корреля цион н ых коэффициентов (где= 1, 2, ., 81; ) = 1, 2, , М 1), каждая из которых имеет адресные входы 2, синхровходы 3, входы 4 начальной установки, вход 5 эталонного сигнала, оптический вход 6, оптический выход 7, информационные входы 8 - 11, информационные выходы 12 - 15. Использование матрицы вычислительных ячеек 1 для определения корреляционных коэффциентов позволяет определить координаты центра эталонного изображения на поле текущего изображения. 5 ил. 2, , М 1: В/1 - номер столбца; ) = 1, 2, , М 1), М 1 - номер стрски, каждая из которых имеет адресные входь: 2, синхровход 3, входы 4 начальной установки, вход 5 эталонного сигнала, оптический вход 6, оптический выход 7, информационные входы 8-11, информационные выходы 12 - 15, управляющие шины 16-18, вход 19 эталонного сигнала.Каждая вычислительная ячейка 1 (фиг, 2) содержит триггеры 20, 21, мультиплексор 22, элемент И 23, преобразователь оптического сигнала в электрический, выполненный в виде фотодиода 24, преобразователь электрического сигнала в оптический, выполненный в виде светодиода 25,резистор Блок управления( 27 запуска, вход 28 си начальной установки элемент И 31, второй ры, с первого по пятьшифратор 39, вход 40 задания начальных координат эталонного иэображения, адресный выход 41 выбора координат эталонного изображения, элемент ИЛИ-НЕ 42, вход 43 шины нулевого потенциала.Работа коррелятора заключается в следующем,Коррелятор определяет местонахождение двумерного эталонного изображения 0 = (ци) на поле двумерного текущего изображения Г=Щ, где=1,2 Й 1;) =1,2, ,.М 1: 1 = 1, 2, , Йг;= 1, 2, , Мг, При поступлении управляющего сигнала осуществляется установка в нулевое состояние триггера 20 и установка в единичное состояние триггера 21 всех вычислительных ячеек 1 матрицы (фиг, 2). С приходом очередного синхроимпульса в триггер 20 записывается значение соответствующего элемента 51 текущего изображения Е, поступающего на оптический вход 6 соответствующей вычислительной ячейки 1.Ц матрицы. При поступлении на вход 5 вычислительной ячейки значения элемента 9 ц эталонного изображения 6 в соответствующей вычислительной ячейке 1,Ц матрицы на выходе элемента И 23 формируется сигнал д 1 = 9 ц 51, который в случае, если д и = 1, сбрасывает в нулевое состояние триггер 21. Если такая ситуация не возникает, то триггер 21 остается в единичном состоянии и излучающий светодиод 25 указывает вычислительную ячейку 1,Ц с координатами центра эталонного изображения. В зависимости от кода адреса, поступающего на вход 2 вычислигельной ячейки, возможен сдвиг влево (по входу 8), вверх(по входу 9), вправо(по входу 10), вниз (по входу 11) содержимого матрицы вычислительных ячеек 1, После выполнения сдвига информация в матрице вычислительных ячеек 1 и поступления отсчета дц эталонного изображения, выборка которого, например, на низ запоминающего устройства выполняется в зависимости от кода адреса, формируемого на адресном выходе 41 блока управления, вновь осуществляется формирование сигнала д . Этот процесс будет продолжаться до тех пор, пока не будет выполнено считывание из запоминающего устройства всего эталонного изображения 6.Блок управления (фиг. 3) функционирует "ледующим образом.При включении питания на входе 29 5 лока управления вырабатывается сигнал начальной установки, который устанавлива.т триггер 33 в нулевое состояние, при этом лемент И 31 блокирует поступление сигна 1 а синхронизации со входа 28 блока управления на вход обратного счета счетчика 35.При поступлении сигнала запуска на вход 27 блока управления с приходом очередного синхроимпульса на выходе триггера 30 вы 5 рабатывается короткий импульс, которыйустанавливает в нулевое состояние триггер 32 и счетчики 34, 35, 36, разрешает запись начальных координат эталонного изображения в счетчики 37 и 38, устанавливает в еди 10 ничное состояние триггер 33 (при этомоткрывается элемент И 31), формирует единичный сигнал на управляющем входе 18 матрицы вычислительных ячеек, а также обнуляет триггер 30, Следующий синхроим 15 пульс через открытый элемент И 31поступает на вход 17 синхронизации матрицы вычислительных ячеек, а также на вход обратного счета счетчика 35, при этом короткий импульс на выходе отрицательного20 признака счетчика 35 приводит к установкев единичное состояние триггера 32, перезаписи содержимого счетчика 34 в счетчик 35 и увеличению на единицу содержимого счетчика 36, что вызывает формирование25 нового адреса на управляющих входах 16матрицы вычислительных ячеек, а это, в свою очередь, приводит к изменению содержимого счетчика 37, 38, которые формируют на выходе 41 блока управления адрес следу 30 ющего элемента эталонного изображения,Когда счетчики 37, 38 об нуля ются, на выходе элемента ИЛИ-НЕ 42 вырабатывается импульс, который устанавливает в нулевое состояние триггер 33 и блокирует подачу35 синхроимпульсов на счетчик 35, На этомрабочий цикл блока управления заканчивается, Для повторного запуска блока управления необходимо подать сигнал запуска на вход 27 блока управления.40 На фиг. 4 показано графическое представление матрицы вычислительных ячеек 1 для определения корреляционных коэффициентов, которая с учетом поля двумерного текущего изображения Р размерностью И 145 х М 1 и поля двумерного эталонного изображения 6 размерностью йг х Мг для выполнения корреляционной обработки, в процессе которой возможен сдвиг в поле текущего иэображения вправо и влево как 50 Йг - 1максимум на величину 2 . а вверх и1М - 1вниз - на величину2содержит со)Йг - 1ответственно ( Й 1 + 22) столбМг - 1цов и ( М 1 + 2) строк, величины Йг и Мг могут быть четными.ячеек 1 с учетом информационных связей 35 40 50 55 Для считывания результата корреляционной обработки двумерных изображений выделяется центральная часть матрицы вычислительных ячеек 1 размерностью (Й 1- Й 2 + 1) х (М 1 - Мг + 1) в виде "окна". Размер "окна" и его расположение на поле матрицы вычислительных ячеек 1 определяется размерами поля М 1 х М 1 текущего и поля й 2 х хМг эталонного изображений и применяемым способом сканирования эталонного изображения.На фиг,5 приведен пример выполнения корреляционной обработки двумерных изображений с использованием матрицы вычислительных ячеек 1 для случая, когда И 1= =М 1 = 5 (фиг, 5, а) и й 2 = Мг = 3 (фиг. 5 б). При указанном способе сканирования эталонного изображения (фиг, 5,б) на фиг. 5,в и 5, г слева показаны поля текущего изображения Е с определенным сдвигом изображения Е в соответствующие такты работы устройства, а именно когда возможны изменения состояний триггеров 21 вычислительных ячеек 1 матрицы, содержимое которых показано слева на фиг, 5 в, 5 г. После текущего изображения Е размерностью(М 1+ йг) х(М 1+ + М 2 -1), реализованное на матрице вычислительных ячеек 1 без учета информационных связей между вычислительными ячейками 1 соответственно первого и старшего столбцов и пеовой и старшей строк матрицы показано на фиг, 5 в, а после текущего изображения Е размерностью й 1 х М 1, реализованное на матрице вычислительных между вычислительными ячейками 1 соответственно первого и старшего столбцов ипервой и старшей строк матрицы показанона фиг, 5,г. На восьмом такте работы устройства формируется окончательный результат корреляционной обработки, который свидетельствует о том, что вычислительные ячейки 1 матрицы, в которых триггеры 21 находятся в единичном состоянии, соответствуют координатам центра эталонного изображения 6 на поле текущего изображения Е. Поскольку результат корреляционной обработки считывается из "окна" матрицы вычислительных ячеек 1 размерностью(М 1- И 2 + 1) х (М 1- Мг+ 1), то наложение информации при сдвиге текущего изображения Е в поле матрицы вычислительных ячеек 1 размерностью И 1 х М не приводит к искажению резул ьтата.Формула изобретения Коррелятор, содержащий матрицу вычислительных ячеек для определения корреляционных коэффициентов, каждая из которых содержит. элемент И, два триггера,10 15 20 25 30 мультиплексор, преобразователь оптического сигнала в электрический, преобразователь электрического сигнала в оптический, а также блок управления, содержащий три триггера, пять счетчиков, дешифратор, элемент И и элемент ИЛИ-НЕ, причем в блоке управления информационный вход первого триггера является входом запуска коррелятора, прямой выход первого триггера соединен с входами сброса первого и второго триггеров, первого, второго и третьего счетчиков, с входами синхронизации четвертого и пятого счетчиков и с установочным входом третьего триггера, вход синхронизации первого триггера соединен с первым входом элемента И и является входом синхронизации коррелятора, информационный вход третьего триггера соединен с шиной нулевого потенциала, прямой выход третьего триггера соединен с вторым входом элемента И, выход которого подключен к синхровходу дешифратора и к входу обратного счета второго счетчика, синхровход которого соединен с выходом признака отрицательного состояния второго счетчика, со счетным входом третьего счетчика и с установочным входом второго триггера, прямой выход которого соединен со счетным входом первого счетчика, информационный выход которого соединен с входом задания начального состояния второго счетчика, вход сброса третьего триггера является установочным входом коррелятора, информационный выход третьего счетчика соединен с информационным входом дешифратора, с первого по четвертый выходы которого соединены соответственно с входом обратного счета четвертого счетчика, входом прямого счета четвертого и пятого счетчиков, входом обратного счета пятого счетчика, выход признака обнуления которого соединен с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом признака обнуления четвертого счетчика, выход элемента ИЛИ-НЕ соединен с синхровходом третьего триггера, в каждой вычислительной ячейке для определения корреляционных коэффициентов первый вход элемента И является входом задания эталонного сигнала коррелятора, выход мультиплексора соединен с информационным входом первого триггера, вход сброса первого триггера и установочный вход второго триггера соединены с установочным входом коррелятора, инверсный выход первого триггера соединен с вторым входом элемента И, выход которого подключен к входу сброса второго триггера, прямой выход которого соединен со входом преобра 17306404550 зователя электрического сигнала в оптический, установочный вход коррелятора подключен к установочному входу первого триггера и к установочному входу преобразователя оптического сигнала в электрический, в каждой строке матрицы первые информационные входы мультиплексоров вычислительных ячеек для определения корреляционных коэффициентов каждого последующего столбца соединены с прямыми выходами первых триггеров соответствующих вычислительных ячеек для определения корреляционных коэффициентов предыдущего столбца той же строки, а прямые выходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов последующего столбца соединены со вторыми информационными входами мультиплексоров соответствующих вычислительных ячеек для определения корреляционных коэффициентов предыдущего столбца той же строки, в каждом столбце матрицы третьи информационные входы мультиплексоров вычислительн ых ячеек для определения корреляционных коэффициентов каждой последующей строки соединены с прямыми выходами первых триггеров соответствующих вычислительных ячеек для определения корреляционных коэффициентов предыдущей строки того же столбца, а прямые выходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов каждой последующей строки соединены с четвертыми информационными входами мультиплексоров соответствующих вычислительных ячеек для определения корреляционных коэффициентов предыдущей строки того же столбца, прямой выход первого триггера блока управления соединен с входами установки в нуль первых триггеров и входами установки в единицу вторых триггеров всех вычислительных ячеек для определения корреляционных коэффициентов, синхровходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов соединены с выходами элемента И блока управления, информационный выход третьего счетчика блока управления соединен с адресными входами мультиплексоров вычислительных 5 10 15 20 25 30 35 40 ячеек для определения корреляционных коэффициентов, входы задания начального состояния четвертого и пятого счетчиков блока управления являются входами задания начальных координат эталонного изображения коррелятора, информационные выходы четвертого и пятого счетчиков подключены к адресному выходу координат эталонного изображения коррелятора, оптические входы преобразователей оптического сигнала в электрический и оптические выходы преобразователей электрического сигнала в оптический всех вычислительных ячеек для определения корреляционных коэффициентов образуют соответственно оптический вход текущего изображения и оптический выход эталонного изображения коррелятора, о т л и ч а ющ и й с я тем, что, с целью уменьшения аппаратурных затрат, в каждой строке матрицы первые информационные входы мультиплексоров вычислительных корреляционных коэффициентов первого столбца соединены с прямыми выходами первых триггеров соответствующих вычислительных ячеек для определения корреляционных коэффициентов старшего столбца той же строки, а прямые выходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов первого столбца соединены со вторыми информационными входами мультиплексоров соответствующих вычислительных ячеек для определения корреляционных коэффициентов последнего столбца той же строки, в каждом столбце матрицы третьи информационные входы мультиплексоров вычислительных ячеек для определения корреляционных коэффициентов первой строки соединены с прямыми выходамипервых триггеров соответствующих вычислительных ячеек для определения корреляционных коэффициентов последней строки того же столбца, а прямые выходы первых триггеров вычислительных ячеек для определения корреляционных коэффициентов первой строки соединены с четвертыми информационными входами мультиплексоров соответствующих вычислительных ячеек для определения корреляционных коэффициентов последней строки того же столбца,и и ооапаоа о о о пооаооо оагпгао оагоопо а оо аппапоп ооооооо по оооооп паап о оо о оо и о аоооооо па,ааааа ооооаоп о оа оа о о ппо8-итают а гКорректор Л.Осауленк ахи ь Е,Хуртин остави дактор Т,Орловсвк хред М.Моргента КНТ СССР т", г. Ужгород, ул,Гагарина. 1 твенно-издательский комбинат "Пате из аказ 1513 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям 113035, Москва, Ж, Раушская наб., 4/5