Ретранслятор

СОСЗ СОВТСКИХ ссцилчис т , 1 Е К Их РЕСПУБЛИК(з 1)з Н 04 В 7/14, Н 0425/00 ГэсудАРстаеюый кОмитетПО ИЗОБРЕТЕНИЯМ и ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ъщ;53) б 21,396. бГ 088,8)156) Автор кое свидетельство СССР944117, кл. Н 04 В 3/Зб. Я 1707772 А 1(54) РЕТРАНСЛЯТОРР 57) Изобретение относится к технике связи и может использоваться в синхронных сетях обмена дискретной информацией. Цель изобретения - повышение достоверности регист-рации путем двунаправленной ретра нсл я ции. С этой целью в устройство введены блок 3 установки, корреляционный приемник 3, буферные регистры 4, 20, фазируемый делитель 5. блоки б, 23 кодирования сигнала информации, смесители 8, 25, 26, блоки 9, 1 О, 24 формирования синхропоследователь1707772 ности, блок 11 выделения сигнала информации, согласующие трансформаторы 1, 14, 27, преобразователь 7, 15 сигнала, перемножитель 17, блок 18 памяти, управляемый генератор 19 частот, блок 21 управления памятью, интегратор 22, блоки 28 принятия решения, второй блок 29 передачи, регистр Изобретение относится к радиотехнике и может и:пользоваться в синхронных сетях обмена дискретной информацией, системах навигации, связи и телеуправления,Цель изобретения - повышение достоверности ретрансляции путем двунаправленной ретрансляции.На фиг. 1 изображена структурная электрическая схема предложенного ретранслятора; на фиг. 2 - схема управляемого генератора частот; на фиг. 3 - схема корреляционного приемника; на фиг, 4 - схема блока управления памятью.Ретранслятор содержит первый согласующи трансформатор 1, блок 2 установки.корреляционный приемник 3, первый буферны 1 регистр 4, фазируемый делитель 5, первый блок 6 кодирования сигнала информдни, первы;оеобраэователь 7 сигналэв.пеовый смеситель 8, втсрой блок 9 формирования с нхропоследаательчости, первый бло;, 1 д формирования ьинхропоследоватеьност;, блок 11 вы;,е 1 ения сигнала информаци первый блок 2 передачи, второй 13, третий 14 согласующие трансформаторы, второй преобразователь 1= сигналов, блок 16 синхронизации, перемчожитель 17, блок 18 памяти, управляемы генератор 19 час-от, второй бу ерный регистр 20, блок 21 управления памятью, интегратор 22, второй блок 23 кодиро.ания сигнала информации, третий блок 2формировани синхропоследовательности, третий смеситель 25, второй смеситель 26, четвертый согласующий трансформатор 27, блок 28 принятия решения, второй блок 29 передачи, регистр 30 информации. генератор 31 опорных сигналов. Блок 16 синхронизации состоит из блока 32 синхронизации по фазе, блока ЗЗ синхронизации по ча:тоте, суммирующего блока 34, блока 35 синхронизации по задержке.Управляемый генератор 19 состоит иэ задающего генератора 36, блока 37 добавления - исключения, делителя 38 частоты, формирователя 39 тактовых импульсов, формирователя 40 импульсов управления.Корреляционный приемник 3 состоит из блока 41 управления памятью, блока 42 памя 5 10 15 20 25 30 35 40 45 30 информации и генератор 31 опорных сигналов. При этом в ретрансляторе осуществляется синхронный корреляционный прием цифровой информации по прямому направлению ретрансляции, который обеспечивается работой блока синхронизации. 4 ил. ти, генератора 43 опорных сигналов, пере- множителя 44, интегратора 45, решающего блошка 46, оегистра 47 информации.Блок 21 управления памятью состоит иэ формирователя 48 кода записи, распределителя 49 режимов, формирователя 50 кода считывания, коммутатора 51.Ретранслятор работает следующим образом,Рассмотрим теперь работу устройства вцелом,Информационный сигнал, состоящий из отрезков гармонических колебаний поступает на вход прямого направления ретрансляции и через согласующий трансформатор 1 подается на вход преобразователя 7. Преобразователь 7 сигналов преобразует гармонический сигнал в меандр, частота заполнения которого и фаза соответствует гармочическо лу сиг;1 алу, пришедшему на вход ретранслятораа. С одного выхода и реобразсвател я 7 сигнал посгупает на блок 16 синхронизации, где используется для слежения за частотой, фазой и задержкой входного сигнала (относительно опорных) Сигнал с другого выхода преобразователя 7 сигналов и поступает на первый вход блока 11 выделения сигнала информации, ма другой вход которсо подается сигнал с выхода блока 10. При сг,сжении по г 1 об 2 сичэпоследовательность снимается и обработачный таким образом входной сигнал поступает на вход корреляционного приемника 3. Так как корреляционный приемник 3 работает с блоком 16 синхронизации и опорные сигналы обрабатываются синхронно и синфазно с входным сигналом, то корреляционная обработка осуществляется с высокой достоверностью. По тактовому импульсу принятая информация (сигнал) переписывается в буферный регистр. Сюда же записывается сигнал включения блока передачи,На передающей стороне прямого направления ретрансляции информация кодируется кодом на основе функций Уолша в блоке 6. куда она переписывается иэ буферного регистра 4. Параллельно в блоке 9 вырабатывается синхропоследовательность такая же каки для приемной части прямого напраеления ретрансляции, В смгсителе 8 происходит преобразование паралле 1 ьного кода в последовательный, а в блоке 12 передачи - заполнение последовательно кода сигнала носителем информации -отрезками синусоидальных колебаний. При этом нужно учитывать, что все манипуляции с передаваемым сигналом (на передающей стороне прямого направления ретран"ляции) осуществляются по сетке частот фазируемого делителя 5 с учетом начальной фазы. задасэемой блоком 2 установки. Начальная фаза выставляется на блоке 2 как число в двоичном коде на основании изв=стной скорости распространения сигнала и расстояния о оконечногэ устройства(или следующего ретранслятора 1 в обратном канале. Прием инфор ации по обратному каналу (его приемной частью) вс: можен с нзилучшей достоверностью только при правильной установке начальной Фазы на бл;ке 2 устаное.и,Еше до объяснения работы обратногс канала необходимо выделить особенность посгроения его функциональной схемы. Необходимо отметить, что использование бло. ка 16 синхронизации в обратном канале при работе такового в прямом нежелательно, ибо в том слуцао, осли прямой и обратный качал работает от одного управляемо - . генерат,ра частот, то по 1 цяется, цто подстройки, действующие в прямом аврале, будут действовать и в обраном канале. Но воэлущающие процес ы в них (шумы, при наличии. например дуплексного канала, но связаны между:обой. Поэтому блок 1 б синхронизации будст ухудшать рботу по приему информации в обратном канале.Особую трудность представляет обработка "инхропоследовательности. В поямом канале при использовании блока 1 б синхронизации известны границы сооб.":- ния и значит известно, где синхрссследовательность снимать (в какой фазе), В обратном канале границы сообщения неизвестны, и особенности построения схемы вытекают иэ этой неопределенности. Схема должна позволить: снять синхропосле,",овательность в какой-то фазе сигнала; вычислить интеграл корреляции в этой фээе сигнала; сравнить величину интеграла корреляции с порогом; в том случае, если эта величина больше порога, то считаем, что принятый сигнал является максимально правдоподобной оценкой переданного, если величина интеграла корреляции меньше порога, то необходимо произвести сдвиг сигнала по фазе, и на новом сдвиге проделать уже описанные манипуляции с сигналом. Такая обработка должна выполнц-ьсд схемой до тех пор, пока или обнружи;ся сигнал, который является максимально правдоподобной оценкой переданного сигнала, или так как время оценки ограниченно, то придется принять решение, что информация потерянаВ соответствии с изложенным информация с оконечного устройства (или с аналог;чного ретранслятора) поступает а другой вход ретранслятора. Это может быть переспрос, информация, введенная в с онечное устройство или пришедшая от другого аетранслятора. Пройдя через согласующий гра сформа-ор 14, сигнал преобраэтется в меандр преобразователем 15, Частота и ф;.- за мсандра при этом соответствует частоте и фазе гармонического сигнала, пришедшего на ретранслятор по второму вхо "у. С выхода преобразователя 15 меандр поступает в блок 18, куда записывается в реал,ном ф,;:сштабе времени (в темпе поступления сигнала). Минимальная частста запись соотвотсвует частоте Лтелььикова а макси мальная определяется быстродейстеиегл элементов схемы, необходимой точностью обработки. В это же время иэ другой час-и блока 18 памяти выводится инфорл ац я записэнная ранее (в прдыдущем периоде, Скорость считывания о 5 условлена колицо. ством сигналов в алфате Г,1 и числом сдвигов И, на которых необходимо пров ритьнте. рал ксрреляции оэтветстео но скор=-,.ть считывания в 1,1 г раэ больше сксрсс-и зап,;си в блок 18, Необходимо о;метить, что блок 18, блок 21 перемножитель 17, интегратор 22, блок 2 ч сглеситель 26, генерэтср 31, блок 28регистр 30 образуют корреляционный приемник с г,оедварительным запоминанием сигнала. Отличие этого приемника и корреляционного приемника 3 определяется уже упомя утым отс тствием блока синх-ониэации в обратном канале и невозможностью отдельной обработки синхропоследовательности, Поэтому синхропоследовательность накладывается на опорный сигнал в смесителе 26 и уже этот сигнал поступает на к рреляционную обработку (на перемножитель). Известно, что корреляционная обработка алфавита сигналов приемного устройства может выполняться как последовательно, так и параллельно.В обратном канале также используется последовательная оценка сигнала по алфавиту. Но в силу причин отмеченных ранее, связанных с отсутствием блока синхрониэа ции и обработкой синхропоследовательности используется еще сдвиг по фазе. Поэтому сигнал из смесителя 26, поступив 1707772ший, как отмечено ранее на перемножитель 17, перемножается с меандром входного сигнала, а в результаты перемножения интегрируются в интеграторе 22. Оценка корреляционного интеграла выполняется блоком 28, В том случае, если корреляционный интеграл больше рассчитанного наперед порога, то В регистр ЭО переписывается номер принятого сигнала, если же корреляционный интеграл меньше порога, то на блок 21 поступает разрешение на сдвиг адресов. с которых считываются записанные отсчеты входчого сигнала, Если, перебрав Все сдвиги отсчетов входного сигнала в интеграторе 22, корелляционный интеграл не превысил порога, то меняется опорный сигнал, и для нового опорного сигнала перебирзются все сдвиги адресов блока 18, с которых берутся отсчеты входного сигнала. Если на одном из сдзигов отсчетов входного сигнала корреляционный инте рал превысил порог, что гсесрит о том, что этот опорный сигнал яел;стся максимально прзВдспсдсбнсй сценкой Входного сигнала, тс эта инфэрмация переписывается из регистратора 30 в буферный регистр 20. Одновременно в буферный регистр 20 переписывается сигнал а в,., сч- ние блока 29 передачи.Бо если после сценки всех возможных си у":ций не обнаружен сигнал, являющийся макс:фмальч: праедпподсбной оценкой ексднсс, т .н срмация считается поте. рянной и не ьчрзбатывгется сигнал для вкллсч;,ил Ьгэка 29 пердачи,Пере "ача инфомационных сообщений пс ссрэтнсму напр аВлению ретрансляции осуществ;яется аналогично передаче по "гц.ямсму" и;пра-ленйю. Ин ссмаця запи:анн=я в бу 4 др ый рог,1 стр 20 кодируется В б;оке 2". Нч с 1 гна. инфср лацинакладывав ся синхропоследс:ательнссть, которая Вырабатывается В блоке ,Э, Из блока 10 один тот же сигнал используется как для ", срмирсвания с. Нрспоследсвательности для приемной части прямого направления ретрансляции (для выделения сигнала инфсрма ии) так и для формирования сигнала-носителя информации для передающей части ссратнсгс направления ретрансляции, т,е. эти сигналы на прием и передачу идут в одной и той же фазе. После наложения синхропоследсвательнссти из смесителя 25 сигнал поступает нэ блок 29 передачи, где закодированный сигнал заполняется отрез: ми гармсницеских колебаний и через согласующий трансформатор 27 выводится В канал связи. По принятому сигналу управляемый генератор 19 совместно с блоком 18 выраба 10 15 20 25 30 35 С, 45 50 55 тывает сетку тактовых импульсов, С учетом расстояния по обратному направлению ретрансляции от оконечного устройства (следующего ретранслятора) до данного ретранслятора на фазируемом делителе сделан сдвиг формирования сигнала в передающей части ретранслятора по прямому каналу, Переданный сигнал с задержкой будет принят следующим ретранслятором или оконечным устройством. Соответственно и на этом устройсгве аналогично ретранслятору будет выработана сетка тактовых импульсов, В сетке этих импульсов осуществляется передача по обратному каналу.Формула изобретения Ретранслятор, содержащий первый, второй согласующие трансформаторы, преобразователь сигналов, первый блок передачи, блок синхронизации, вход первого согласующего трансформатора является первым входом ретранслятора. выход первого согласующего трансформатора соединен с сигнальным входом пресбразсватечя сигналов, а выход первого блока передачи соединен с входом второго согласующего трансформатора, выход которого является первым выходом ретранслятора, о т л и ч аю щ и й с я тем, что. с целью повышения доссверности ретрансляции путем двунаправленнс:ти ретрансляции, Введены блок установки корреляционный риемник, первый. второй буферные ре.исты, фаз 1 ремый делите,ь, первый, Второй блоки кодирования сигнала информации первый- третий смесители, первый-третий биски фсрмирсеания си,нхрспсс,"едсеательнссти, блок выделения сигнала информации, тре. тий, четвертый согласующие трансфсрматорь, преобразователь сигналов, перемнсжитель, блок гал 1 яти. управляемый енератср час 1 от, блок управления памятью, интегратор, блок принятия решения. второй блок передачи. регистр информации, генератор опорных сигналов, причем частотный выход управляемого генератора частот соединен с частотными входами первого. второго преобразователей сигналов, блока синхронизации, блока управления памят ю, фазируемого делителя, корреляционного приемника. блока памяти, первого и третьего блоков формирования синхропоследовательности, генератора опорных сигналов, второго блока передачи, второго блока кодирования сигнала информации, второго буферного регистра и регистра информации, первый импульсный выход управляемогО генераторачастот соединен с импульсным входом блока синхроииэации, Второй импульсный выход5 10 15 20 25 30 ч 5 55 управляемого генератора частот соединен с первыми импульсными входами буферных регистров, тактовый выход управляемого генератора частот соединен с тактовыми входами фаэируемого делителя, блока управления памятью и блока принятия решения, третий импульсный выход управляемого генератора частот соединен с импульсным входам интегратораа, четвертый импульсный выход управляемого генаратора частот соединен с импульсными входами блока управления памятью и блока принятия решения, вход подстроек управляемого генератора частот соединен с выходом подстроек блока синхронизации, вход управления подстройками управляемого генератора частот соединен с одноименным выходом блока синхронизации, выход блока установки соединен с установочным входсм фаэируемого делителя, частотный выход которого соединен с частотными входами первого блока кодирования сигнала информации, второго блока формирования синхропоследовательности и первого блока передачи, импульсный выход фаэируемого делителя соединен с вторым импульсным входом буферного ре истра, первый выход первого преобразователя сигналов соединен с первым входом Сг эка выделения сигнала информации, второй еылод преобра "ователя сигналов соединен с синальным входом блока синхронизации, вылод баса выделения сигала информации соединен с сигнальным вхгдсм корреляционного приемника, выход обра 1 нгй связи которого соединен с входом обратной связи блока синхронизации, а сигнальный выход соединен с сигнальным входом пе:вого буферного регистра, вход управления которого соединен с управляюцим выходом блока синхронизации а выход - с сигнальным вхсдом первого блока кодирсван :. нала ин;грмации, выход котор го соед нен с перв,м входом первоо смесителя, второй вход которого соединен с выходом второо блока информирования синхропоследовательности, выход первого смесителя соединен с сигнальным входом .первого блока передачи. импульсный вход которого соединен с импульсным выходом первого буферного регистра, вход третьего согласующего трансформатора является вторым входом ретранслятора, выход третьего согласующего трансформатора соединен с сигнальным входом второго преобразователя сигналов, выход которого соединен с сигнальным входом блока памяти, адресный вход которого соединен с адресным выходом блока управления памятью, режимный вход блока памяти соединен с режимным выходом блока управления памятью. выход блока памяти ссединен с одним из вхгдов перемнож теля, другой вход которого соединен с выхг дом второго смесителя, с первим вторн,м входами которого соответственно соедин ны выход третьего блока Формирования синхропоследовательности и сигнальный вых д генератора опорных сигналсе выход перемножителя соединен с входом интегратора, выход которого соединен с сигнальным входом блока принятия решения, выход решения которого соединен с входом решения регистра информации. первый выход управления блока принятия решения соединен с вторым входом второго смесителя, выход обратной связи блока принятия решения соединен с входом оГ.ратной связи блока управления памятью оторой выход управления блока принятия решения соединен с входом управления буферного регистра, выход реги;тра информации соединен с сигна. ным входом буферного регистра, выход"; ормаци бу ф:.рного регистра соединен с входом второго блока кодирования сигнала информации, выход которого соединен с одним из входов третьего смесителя, второй вход которого соединен с выходом первого блока формирования синхропоследовательности и вторым входом блока выде ения сигнала информации, выход третьего смесителя соединен с сигнальным вхсдгк второго блока переда и, импульсный вл. д аторогс соединеч с импульсным вь. гдэм е-,;рого буферного регистра, выход блока передачи саединен с входам четьертггс согласующе. гг трансфс; латора, выход "орггз является вторым вылодом ретран:лятора, причем блок синхронизации состоит из блоков синхронизации по фазе, частоте, задержке и суммирующего блока, причем первые входы блоков синхронизации по фазе, частоте, задержке, суммирующегг б;-ка являются частотным входом блока синхронизации, второй вход блока синхронизации по фазе является сигнальным входом блока синхронизации, второй вход блока синхронизации по задержке является входом обратной связи блока синхронизации, третий вход блока синхронизации по задержке является импульсным входом блока синхронизации, первый выход блока синхронизации по задерлкке является управляющим выходом блока синхронизации, третий выход блока синхронизации по задержке является выходом управления подстройками блока синхронизации, выход суммирующего блока является выходом подстроек блока синхронизации, второй выход блока синхронизации по задержке соединен с третьим входом блока синхронизации по фазе. первый вы1707772 12 ющего блока и вторым входом блока синхронизации по частоте. а выход блока синхронизации по частоте соединен с третьимвходом суммирующего блока. 2 Клока ЫимнцявдюдчоциОлного СигнОЛО На фрерлм 2 ре ход блока синхронизации по частоте соединен с четвертым входом блока синхронизации по задержке, выход блока синхронизации по фазе соединен с вторым входом суммируС ЮлОЮХсоихрониЗаиии Ч 7 стотивйвыход1707772 юеица ск 2 Тб Тираж ПодписноеИИПИ Государственного комитета по изобретениям и открыти113035, Москва, Ж, Рвущская нвб., 4/5 и ГКНТ СССР гарина, 10 Производственно-издательский комбинат "Патент", г. Ужгород Составитель Н.ЛазареваРедактор Г.Гербер Техред М.Моргентал Коррект