Устройство для обращения матриц

(51) 4 С 06 Р 15/347 ТЕНИ к 4. ТРИЦис- с- машитроГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБР А ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство ССВ 1211754, кл. С 06 Р 15/347, 1Авторское свидетельство СССРУ 1444820, кл. С 06 Р 15/347,13,01,87,(54) УСТРОЙСТВО ДЛЯ ОБРАЩЕНИЯ МА (57) Изобретение относится к выч лительной технике и может быть и пользовано в специализированных нах и устройствах обработки данн для обращения плотных (пхп)-матр Цель изобретения - повышение быс Изобретение относится к вычислительной технике и может быть использовано в специализированных машинахи устройствах обработки данных,Цель изобретения - повышение быстродействия устройства.На фиг, 1 приведена функциональнаясхема устройства; на фиг, 2 - схемаоперационного блока первой группы;на фиг, 3 - то же, второй группы;на фиг, 4 - временные диаграммы работы устройства,Устройство для и 2 содержит информационные входы 1, и 1, операционные блоки 2(, 2 2 , и 2, регистры 3), и 3 , синхровход 4 и выходы 5,и 5,действия устройства, Цель достигает ся за счет алгоритмических и структурных решений, реализованных в данном устройствеУстройство содержит и операционных блоков двух типов и и регистров, причем операционный бл первого типа содержит умножитель, узел вычисления обратной величины числа, два регистра, два т)иггера, два элемента И, две группы элементов И, элемент ИПИ-НЕ, группу элементов ИЛИ, а операционный блок второго типа содержит умножитель, сумм тор три регистра, четыре триггера, группу элементов И, два элемента И. Особенностями функционирования устройства является параллельно-поточная организация вычислений4 ил., 2 табл. Операционный блок первой группы2; Ц=1,п) содержит (фиг, 2) первую группу входов 6, синхровход 7,умножитель 8, узел 9 вычисления обратной величины числа, регистры 10и 11, триггеры 12 и 13, элементы И14 и 15, группы 16 и 17 элементов И,элемент ИЛИ-НЕ 18, группу 19 элементов ИЛИ, первую группу выходов 20,Операционный блок второй группы2, (1 2,п, 1=1, и) содержит (фиг,3)первую группу входов 21, вторую группу входов 22, синхровход 23, регистры 24-26, умножитель 27, сумматор 28,триггеры 29-32, группу 33 элементов И, элементы И 34 и 35, первуюгруппу выходов 36, вторую группу выходов 37, 3 1527643 420 30 Б осн 11 иу работы устройств для об -ращения матрицы Л=д; 1 положен метод, ири котором расширенная (п 2 п)матрица Л, Е 1 сводится к (п 2 п)-мат - 1 1рицеЕ Л 1 ио рекуррентным соотношением для:а 1а, =а;,; 1,1=1,п; 1 с 1,п;ОПри описании работы устройства нобозначении а индекс в скобках11указывает номер рекуррентного шакга, н обозначении а индекс с указывает номер такта,Операционный блок первой группы2,;(1=1,п) работает следующим образом,На вход 6 подаются щ-разрядныеэлементы а вместе с (щ+1)-м и1(щ+2)-м дополнительными разрядами,принимающими значения 0 или 1. Висходном состоянии регистры 10 и 11и триггеры 2 и 13 устананливаютсяв нулевое состояние, На д-м такте25ири подаче на вход 6 элемента а с(тп+1)-м разрядом 1 и с (тп+2)-м разрядом О, на выходе элемента И 15 формируется единичный сигнал, которыйразрешает запись элемента а в регистр 11, триггер 12 устанавливаетсян единичное состояние, на выходыи 20 1,.1 подаются соответственно единичный и нулевой сигналы.На (+1)-м такте на вход 6 подаютсящ-разряпный элемент Ь, (щ+1)-йразряд 0 и (тп+2)-й разряд 1, Приэтом н регистре 10 записывается элемент Ь ф (так как на выходе элемента И 4 формируется единичный сигнал)40триггер 13 устанавливается н единичное состояние, а триггер 12 - в нулевое состояние, на выходе узла 9 вычисления обратной величины числа формируется значение 1/а, а на выходе45умножителя 8 - значение - Ь/а (с выхода регистра 10 элемент Ь" (снимается с противоположным знаком), которое через открытые элементы И группы 16 подается на входь 1 элементовИЛИ группы 19 с выходов которых50подается на выход 20 оиерационтдого блока с (щ+1)-м разрядом 0 и с (тп+2)-мразрядом 1,На (т+2)-м такте на вход 6 подаетсянулевое щ-разрядное значение с (щ+1)-м 5разрядом 0 и с (щ+2)-м разрядом О.При этом триггеры 12 и 3 устанавливаются в нуленое состояние, на выходе элемента ИЛИ-НЕ 18 формируется единичный сиги 1 л, который 1 ткрывает элементы И группы 17, через которые сучла 9 вычисления обратной величины1/а подается на входы элементов ИЛИгруппы 19, с выходов которых значение1/а с (щ+1)-м разрядом 0 и с (щ+2)-мразрядом 0 подается на выход 20,Операционный блок второй группы2,", (т=2, и; 3=1, и) работает следующим обрачом,Ч исходном состоянии регистры 24- 26 и триггеры 29-32 устанавливаются в нулевое состояние. На 1-м такте на вход 21 подается щ-разрядный элемент Ь, а (щ+1)-й разряд 1 и (щ+2)-й разряд 0 подаются соотнетственно на входы 22, и 22,+ . При этом триггер 29 устанавливается н единичное состояние, на выходе элемента И 34 формируется единичный сигналкоторый разрешает запись элемента Ь в регистр 25, на выходы 37и 37, подают - ся соответственно единичный и нулевой сигналы, На (1+1)-м такте подается на вход 21 элемент с , на вход 22 элемент а + с (щ+1)-м разрядом 0 и с (тп+2)-м разрядом . При этом триггер 29 устанавливается в нулевое состояние, а триггеры 30 и 31 - в единичное состояние, н регистр 24 записынается элемент а , на выходе элемента И 35 формируется единичный сигнал, котооый разрешает запись элемена+1та с в регистр 26, элементы И группы 33 открываются (триггер 31 устанавливается в единичное состояние), на выходе умножителя 27 формируется значение атЬ, а на выходе сумматора 28 - значение а 1 Ь+с, которое подается на выход 36, , На выходы. 36 п 1, и 361 подаются соответственно единичный и нулевой сигналы на выход 37.- значение а, на выходы 37, и 37+ - соответственно нулевой и единичный сигналы,На (т+2)-м такте подается на вход 21 нулевое щ-разрядное значение, на вход 22 ,- элемент а 1, на входы 22 п,1 и 22 щ+ нулевые разряды. При этом триггеры 30 и 31 устанавливаются н нулевое состояние, а триггер 32 - н единичное состояние, элементы И группы 33 закрыты, на выходе умножителя 27 формируется значение а Ь, на выходе сумматора 28 - значение, которое подается на выход 36, . На выходы 36Щ 1111 15 1527643 6и 36;подаются соответственно ну- На седьмом такте в пегистр 3 эа(2)1 глевои и единичный сигналы, на выход писывается значение Ь котороецФр пода 37, - значение а, а на выходы 37ъ+ется на выход 5ги 37, - нулевые сигналы.В табл, 1 и 2 представлена логика Ф о р м у л а и з о б р е т е н и я5работы операционных блоков соответст- Ус тройство для обращения матриц,венно первой и второй групп. содержащее и операционных блоковРаботу устройства рассмотрим иа первой группы (и-размерность матрицпримере обращения одной матрицы А10цы) п -и операционных блоков второйдля п=2, группы и и регистров, которые обраВ исходном состоянии регистры 1 О зуют матрицу (и+1(и, операционные11 и 24-26 и триггеры 12, 13 и 29- блоки первой и второй групп распо 32 устанавливаются в нулевое состоя- ложены в позициях соответственноние. )5 (1 З)-х и (2,1)-х Ц 1,п; д.=2 п),региНа нулевом такте на вход 1, пода- стгы расположеныв позициях (и+1,3)-хвоется и)-разрядный элемент ан и допол- )-й информационный вход устройстванительные (и)+1)-й разряд 1 и (в+2)-й подключен к первому информационномуразряд О, При этом в операционном входу Ц, 1)-го операционного блоблоке 2, в регистр 11 записывается 20 ка, первый информационный вход (1,элемент а , р)-го операционного блока (1 2,пНа первом такте на вход 1( подается р=1,п) подключен к первому инфорэлемент а, (ш+1)-й разряд 0 и (и)+2)-й мационному входу (1-1, р+1)-го операзряд 1, на вход 1 - элемент а,рационного блока, а информационныйПри этом в операционном блоке 225 выход (1, 3)-го операционного бло(д (01 (о)формируется значение Ь , -а д, / а (и) , в ка - к второму информационному входуоперационном блоке 22, в регистр 25 (2, 3)-го операц 1(онного блока, второйзаписывается элемент а, информационный выход ф, )-го опеНа втором такте на вход 1( подается рационного блока2, и) подклюнулевое и)-разрядное число, (ш+1)-й 30 чен к второму информационному входуразряд 0 и (и)+2)-й разряд О, на вход (1+1, 3)-го операционного блока, вто 1 - элемент а , При этом в операци- рой информационный выход (и, 1)-гоонном блоке 2, формируется значение операционного блока подключен к ин ( у (ОЬ, 1/а , в операционном блоке 2 - формационному входу (и+1, 3)-го ре (о) (о) 7 (а) (о)значение а =а-(а а)агистра, выход (и+1, р)-го регистраНа третьем такте на вход 1 пода- подключен к первому информационномуется нулевое и)-разрядное число, при входУ (и, р+1)-го операционного блоэтом в операционном блоке 2( форми- ка, первый информационный выход (1,руется значение а, =а/а н, в опера- и)-го огерационного блока является) й 1 фЭзначение Ьустройства, группа настроечных вхоНа четвертом такте в регистр Зэ,дов которого подключена к группе назаписывается, значение Ьв опера(строечных входов (1, 1)-го операциционном блоке 2, формируется значе- онного блока, первая группа настро,) (1) г И 45ние Ь, =-а, /а в операционном блоке ечных выходов (2, 1)-го операцион 2 в регистр 25 записывается эначе- ного блока подключена к группе на(1ние Ь строечных входов (1, 2.+1)-го операНа пятом такте в операционном блоке ционного блока, а группа настроеч 2 оф рмируется значение Ь =1/а 2 2 50 ных выходов (1,) -го операционного(2) (в операционном блоке 2 - значение блока - к группе настроечных входовИ) (ф))И )Ь , Ь - (Ь , / а ) а, , которое подается ( 2 , 1 ) - го операционного блока ,на выход 5, устройства . группа настроечных входов (1+ 1, 3 ) -гоНа шестом такте в операционном бло- операционного блока подключена к в ток е 2 фо рмир уе тс я значение э 1=Ь / а , рой группе настроечных выходов (1 с)ф= ") ф)2 И 55юв регистр 3,)2 записывается значение -го операционного блока, синхро(2) (ц (т)Ь . При этом значения Ь, и Ь, пода- вход устройства подключен к синхроются соответственно на выоды 5( и входам всех операционных блоков,5, причем операционный блок первой груп 1527 643пы содержит первый и второй регистры, первый элемент И, первый триггер и узел вычисления обратной величинь 1 числа вход которого соединен с выхо 15 дом второго регистра, информационный вход которого соединен с первым информационным входом операционного блока первой группы и с информационным входом первого регистра, синхровход которого соединен с выходом первого элемента И, первый и второй входы которого соединены соответственно с синхровходом и первым входом группы настроечных входов операционного блока первой группы, вход первого триггера соединен с вторым входом первого элемента И, синхровход операционного блока первой группы соединен с синхровходом первого триггера, выход которого соединен с первым выходом группы настроечных выходов операционного блока первой группы, причем операционный блок второй группы содержит первый, второй 25 и третий регистры, первый триггер, умножитель и сумматор, первый информационный вход которого соединен информационными входами второго и третьего регистров, а второй инфор мационный вход с информационным входом первого регистра, выход которого соединен с первым входом умножителя, второй вход которого соединен с выходом второго регистра, а выход - с первым входом сумматора, синхровход операционного блока второй группы соединен с синхровходами первого регистра и первого триггера, входФ которого соединен с первым входом 4 О группы настроечных входов операционного блока второй группы, о т л и - чающеес я тем, что, с целью повышения быстродействия, в операционный блок первой группы введены ум ножитель, второй элемент И, первая и вторая группы элементов И, элемент ИЛИ-НЕ, группа элементов И, второй триггер, вход которого подключен к второму входу группы настроечных входов операционного блока первой группы и к первому входу второго элемента И, выход которого соединен с синхровходом второго регистра, а второй вход - с синхровходами операционного блока первой группы и второго триггера, выход которого подключен к второму выходу группы настроечных выходов операционного блока первой группы,к первому входу элемента ИЛИ-НЕ,второй вход которого соединен с выходом первого триггера, а выход -с первыми входами элементов И второйгруппы, выходы которых соединены с первыми входами соответствующих элементов Ю 1 И группы, выходы которой являются информационным выходом операционного блока первой группы, а вторые входы соединены с выходами соответс.твующих элементов И первойгруппы, вторые входы которых подключены к выходу умножителя первый и второй входы которого подключены соответственно к выходу первого регистра и выходу узла вычисления обратной величины числа, соединенному также с вторыми входами элементов И второй группь 1, в операционный блок второй группы введены второй, третий и четвертый триггеры, группа элементов И, первьй и второй элементы И,первые входы которых соединены ссинхровходами операционного блокавторой группы, второго, третьего ичетвертого триггеров, а вторые входы - соответственно с первым и вторымвходами группы настроечных входовоперационного блока второй группы,вход третьего триггера соединен свторым входом группы настроечных входов операционного блока второй группы, а выход - с входом четвертоготриггера, выход первого триггера соединен с входом второго триггера ипервым выходом второй группы информационных выходов, Второй выход которойсоединен с выходом третьего триггера, первый и второй выходы первойгруппы настроечных выходов операционного блока второй группы соединенысоответственно с выходами второгои четвертого триггеров, первый информационный выход операционного блокавторой группы соединен с выходом сумматора, а второй информационный выход - с выходом первого регистра, выхоц первого элемента И соединен ссинхровходом второго регистра, выходвторого элемента И соединен с синхровходом третьего регистра, выход которого соединен с первыми входамиэлементов И группы, вторые входы которых соединены с выходом первогорегистра, а выходы - с вгорым входомсумматора,1527643 Составитель К, Кухаренкотор В, Петраш Техред Л,Сердюкова Корректор Л. Обручар 11/5 раж 668 писное 1 ИИП осуд Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина 101Ф твенцого 113035,Фиг 4 омитета по изобретениям осква, Ж, Рзушская на открытиям при ГКНТ СС д, 4/5