Цифровой фазометр

тут электр рыли льство СС 5/08, 198 ство СССР 25/08, 19 быть использ еобразователя ения - повыше вляемые щие бчокг 1 пульсов,8, 3 ил, при малыхвысокой для ия скорости одных сигнаГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(71) Московский инстиной техники(57) Изобретение можетвано в фазометрах и прфаза-код Цель изобретние точности измеренияотношениях сигнал-шум иданного времени измеренизменения сдвига Фаз вх лов. Для достижения цели в фаэометр введены сдвиговый регистр 14, постоянный запоминающий блок 15, управляемые инверторы 11 - 13, инвертор 19, элементы И 34 и 35, элемент ИСКЛЮЧА 10111 ЕЕ ИЛИ 17, регистр 16 хранения, триггеры 23-26 и мультиплексор 37 с их связями, что позволяет производить переключения в критических точках характеристики фаэометра на формирование фазового интервала го триггерному принципу либо с перекрьгтием, Устройство содержит также генератор 31 тактовых импульсов, блок 36 синхронизации, счетчик 39, вь; - ходной регистр 40, ключи 27 - 30, триг геры 20-22, сдвнговый регистр 7, умножитель 8 частоты, упраинверторы 9 и 10, Формирую1 и 2, формирователи 3-6 иьэлемент ИЛИ 38 и инвертор 1Я706 4 5 О 15 20 25 30 35 40 45 50 55 3 1511Изобретение относится к измерительной технике и может найти применение при создании цифровых фазометров понышенной точности, а также высокоточных преобразователей Фаза-коддля управляющих цифровых вычислительных систем.На фиг. 1 приведена блок-схемафазометра; на Фиг. 2 - электрическаясхема блока синхронизации; на фиг.Звременная диаграмма работы блокасинхронизации,Цифровой фазометр с постояннымвременем измерения (фиг. 1) содержитпервый и второй формирующие блоки1 и 2, первый, второй, третий и четвертый формирователи 3-6 импульсов,первый сдниговый регистр 7, вход последовательной записи которого соединен с выходом второго формирующегоблока 2, входами третьего и четвертого формирователей 5 и 6 импульсови через умножитель 8 частоты с тактовым входом первого сдвигового регистра 7, первый, второй, третий, четвертый и пятый управляемые инверторы 913, второй сдвиговый регистр 14 наК разрядов, вход последовательнойзаписи которого через третий управляемый инвертор 11 соединен с выходомпервого сдвигового регистра 7, тактовый вход второго сдвигового регистра14 соединен с выходом первого формирователя 3 импульсов, а выходы с 1-гопо К-й соединены с адресными входаиипостоянного запоминающего блока 15,регистр 16 хранения, первый и второйвходы которого соединены с соответствующими выходами постоянного запоминающего блока 15, элемент 17ИСКЛЮЧАЮГЕЕ ИЛИ, первый и второйинверторы 18 и 19, первый, второй,третий, четвертый, пятый, шестой иседьмой триггеры 20-26, первый, второй, третий и четвертый ключи 27-30,генератор 31 тактовых импульсов,состоящий из генератора 32 и формирователя 33 последовательностей тактовыхимпульсов, первый и второй элементы34 и 35 И, блок 36 синхронизации,мультиплексор 37, элемент 38 ИЛИ,подключенный своим выходом к счетному входу счетчика 39, выходь которого с (нг-и+)-го по (ш-)-й соединенысоответственно с входами выходногорегистра 40 с 1-го по (пг.1)-й), выход формирующего блока 1 через последовательно соединенные управляемый инвертор 9, формирователь 3 импульсон, триггер 24, элемент 34 И и управляемый иннертор 12 соединен с первым входом мультиплексора 37, второйвход которого через последовательносоединенные управляемый иннертор 13,элемент 35 И и триггер 26 соединенс первым входом триггера 21 и выходом формирователя 6, третий входмультиплексора 37 через послецонательно соединенные иннертор 19, триггер 23, элемент 17 ИСКЛЮЧАЮЩЕЕ ИЛИ,триггер 22, ключ 29 и инвертор 18соединен с первым выходом блока Збсинхронизации и управляющими входами ключей 27 и 28, Четвертый входмультиплексора 37 через триггер 20соединен с выходом формирователя 5импульсов, вторым входом триггера26 и первым входом блока 36 синхронизации, Пятый вход мультиплексора37 соединен с выходом триггера 21,Выходы мультиплексора 37 соединенысоответственно с входами ключей 27и 28, выходы которых соединены совходами элемента 38 ИЛИ, Вторые входыключей 27 и 28 соединены с соответствующими выходами генератора 31 тактовой частоты, Выход генератора 32соединен со вторым входом блока 36 синхрониэации. Третий вход блока 36 синхронизации соединен с выходом ключа 29, а третий выход - со вторым входом счетчика39. Выход ш-го разряда счетчика 39через управляемый инвертор 1 О, соединенный управляющим входом с управляющим входом управляемого иннертора11 и выходом триггера 22, соединенсо входом п-го разряда регистра 40,вход перезаписи которого соединенсо вторым выходом блока 36 синхронизации, Второй вход триггера 20 соединен с выходом формирователя 3 импульсов и входами ключа 30 и сдвигового регистра 14, Второй вход триггера 24 соединен со вторыми входамитриггера 21 и ключа 29, третьим входом регистра 16 хранения, и черезформирователь 4 импульсов - со входом формирователя 3 импульсон. Выход инвертора 19 через последовательно соединенные ключ 30, триггер 25,второй вход которого соединен совходом формирователя 5 импульсов, иуправляемый инвертор 13 соединен свыходом элемента 35 И, второй входкоторого соединен с инверсным выходом триггера 24. Управляющие входы5 15управляемых инверторов 12 и 3 объединены между собой. Выход триггера22 соединен с управляющим входомуправляемого инвертора 9,Блок 36 синхронизации (фиг. 2)содержит триггеры 41 и 42, тактовыевходы которых соединены соответственно с третьим и первым входамиблока синхронизации, а входы сбросаподключены к выходу элемента 43 ИЛИ,выход триггера 41 соединен с 0-входом триггера 42, прямой выход которого соединен с первым входом элемента 44 И, а инверсный выход соединен с установочным входом счетчика 45 и соединен с третьим выходом.блока 36 синхронизации, тактовыйвход счетчика 45 соединен со вторымвходом блока 36 синхронизации, первый и второй выходы счетчика 45соедичены соответственно с первымивходами элементов 46 и 47 И, вторыевходы которых соединены с третьимвыходом счетчика 45 и через инвертор 48 - со вторым входом элемента44 И, выход которого соединен с первым выходом блока 36 синхронизации,выход элемента 46 И является вторымвыходом блока 36 синхронизации, авыход элемента 47 И соединен с первым входом .элемента 43 ИЛИ, второйвход которого является входом "Работа/Останов" блока 36 синхронизации,Важной особенностью устройстваявляется возможность перехода от одного принципа измерения к другому впроцессе измерения, что существеннопри высокой скорости изменения сдвигафаз, Кроме того, схема выбора принципа измерения является самонастраивающейся по уровню шумов. Чемвыше уровень. шумов, тем ширедиапазон фазовых углов, измеряемыхпо принципу фазометра с перекрытием,Устройство позволяет реализовать измеритель с практически линейной фазовой характеристикой для постоянных сдвигов фаз при даже очень небольших отношениях сигнал/шум.Цифровой фазометр с постоянным временем измерения работает следующим образом.Синусоидальные или прямоугольные напряжения Х 1 и Х 2 подаются на первую и вторую входные шины, причем напряжение Х 2 является опорным, Пройдя через первый и второй формирующие1706 6 5 20 25 30 35 40 45 50 55 блокии 2, входные сигналы усиливаются, о ,.гничиваются п. амплитуде и преобразуются в напряжения прямоугольной формы с уровнями, совмести" мыми с используемой серией микросхем, Сигнал с выхода первого формирующего блока 1 через первый управляемый ннвертор 9 (который инвертирует сигнал в случае необходимости введения калиброванного Фазового сдвига) подается на первый и второй формирователи 3 и 4 импульсов. Сигнал с выходавторого формирующего блока 2 поступает на третий и четвертый формироватеди 5 и 6 импульсов, Формирователи3-6 импульсов выполняют функцию защиты Фронтов входных сигналов отдребезга, При этом первый и третийФормирователи 3 и 5 импульсов вырабатывают короткие импульсы по передним фронтам входных сигналов, а второй и четвертый формирователи 4 и6 импульсов - по задним фронтам, Покоротким импульсам с формирователей3-6 импульсов первый и второй триггеры 20 и 21 формируют фазовые интервалы по триггерному принципу. ЭтиФазовые интервалы поступают на первыйи второй входы мультиплексора 37,Пятый и "едьмой триггеры 24 и 26 восстанавливают входные сигналы, но уже без дребезга Фронтов, а первый и второй элементы 34 и 35 И формируют Фазовые интервалы по принципу с перекрытие;:, которые через четвертый и пятьй управляемые инверторы 12 и 3 поступают на третий и четвертый входы мультиплексора 37, Четвертый и пятый управляемые инверторы 12 и 13 вместе с шестым триггером 25 образуют схему устранения неоднозначности. Шестой триггер 25 фиксирует положение переднего фронта сигнала Х 1 (по короткому импульсу с первого формирователя 3 импульсов) относительно опорного сигнала. Если началь ный сдвиг Фаз составляет от Т до 27, то на инверсном выходе шестого триггера 25 присутствует лог. "1",а четвертый и пятый управляемые инверторы 12 и 13 включаются в инвертирующий режим.Переключение адресного входа мультиплексора 37 и соответственно принципа измерения осуществляется с помощью узла, основу которого составляют второй сдвиговый регистр 14 и постоянный запоминающий блок 15. Навход последовательной записи второго сдвигового регистра 14 поступает опорный сигнал, сдвинутый в первом сдвиговом регистре примерно на 90 (высокая точность сдвига не требуется).5 На тактовый вход второго сдвигового регистра 14 подается короткий импульс с первого формирователя 3 импульсов, ОТаким образом, в каждом периоде входных сигналов младший разряд второго сдвигового регистра 14 фиксирует положение переднего фронта сигнала Х относительно положительного полу- периода сдвинутой опоры. При сдвигахЦфаз в диапазоне от 0 до - и от23- до 27 в младший разряд записывается лог, "0". Лог. "1" соответствует 20 сдвигам фаз от - , до. Информация2 2Фзаписанная в предыдущих периодах, продвигается в старшие разряды. Таким образом, К разрядов второго сдвигово го регистра 14 содержат информацию о сдвиге фаз в последних К периодах входных сигналов, По состоянию второго сдвигового регистра 14 нетрудно выбрать принцип и режим измерения, 30 Если весь регистр заполнен логическими кулями (сдвиг фаз оказываетсяТ Зцв пределах 0- - или - -2 и) то из 2 2мерение необходимо производить по триггерному принципу с добавлением калиброванного фазового сдвига. Если регистр заполнен логическими едини л1 цами (сдвиг фаз в диапазоне1 л40 -,-) то измерение следует проводить9по триггерному принципу без добавления калиброванного фазового сдвига, Если же фазовый сдвиг оказывается45 вблизи значений - или - то при на 2 2пичии узкополосного шума или в силу быстрого изменения сдвига фаз второй сдвиговый регистр 14 заполняется как логическими единицами, так и нулящ, В этом случае необходимо перейти напринцип измерения с перекрытием.Состояния второго сдвигового регистра 14 дешифрируются постоянным запоминающим блоком 15, который вырабатывает признак выбора принципа измерения (лог. "1" - триггерный принцип, лог. "0" - принцип с перекрытием), записываемыи в первым разряд регистра хранения 16, и признак введения калиброванного фазового сдвига (лог. "0" - калиброванный фазовый сдвиг не вводится, лог, "1" - вводится), записываемый во второй разряд регистра хранения 16 и третий триггер 22, который управляет первым, вторым и третьим управляемыми инверторами 9-11, В интервале измерения блок 36 синхронизации через первый инвертор 18 блокирует третий ключ 29, пропускающий импульсы записи на С- вход третьего триггера 22, тем самым фиксируя режим работы первого, второго и третьего управляемых инверторов 9-11 до окончания измерения. Содержимое разрядов регистра 16 хранения обновляется в каждом периоде входных сигналов, Элемент 17 ИСКЛОЧЛЮЩЕЕ ИЛИ вырабатывает сигнал совпадения (лог, "0") текущего значения признака введения калиброванного фазового сдвига и содержимого третьего триггера 22, Перед началом измерения на его выходе, а следовательно, и на В. - входе четвертого триггера 23 присутствует лог, 0". Четвертый триггер 23 собираетсяпо известной схеме на двух элементах 2 И-НЕ, Поэтому., если перед началом измерения в первом разряде регистра хранения записана лог, "1", то четвертый триггер 23 оказывается в сброшенном состоянии, и сигнал с его прямого выхода, будучи проинвертирован вторым и:ертором 19, устанавливает лог, "1" па адресном входе мультиплексора 37, При этом на выход мультиплексора 37 пропускаются фазовые интервалы, сформированные по триггерному принципуаПереход к принципу с перекрытием осуществляется после записи в первый разряд регистра 1 б хранения лог. "О" и может происходить в любой момент времени. При этом на Б-входе четвертого триггера 23 устанавливается лог. "0" и независимо от состояния К-входа (допускается и запрещенная ситуация, так как одновременное переключение обоих входов из лог, "0" в лог. "1" невозможно) прямой выход переключается в состояние лог, "1", Сигнал с выхода второго инвертора 19 обнуляет адресный вход мультиплексора 37 и блокирует четвертыйключ 30, тем самым фиксируя состояние схемы устранения неоднозначности (шестой триггер, четвертый и пятый управляемые инверторы 12, 13),В этом случае на выход мультиплексо 5ра 37 пропускаются фазовые интервалы,сформированные по принципу с перекрытием.Обратный переход в интервале измерения от принципа с перекрытием ктриггерному также возможен, но приусловии совпадения текущего значения признака введения калиброванногофазового сдвига с записаннь 1 м в третий 15триггер 22,С выхода мультиплексора 37 фазовые интервалы поступают на входы первого и второго ключей 27 и 28, которые разблокируются блоком 36 синхронизации на время измерения сдвигафаз, На другие входы первого и второго ключей 27 и 28 поступают квантующие последовательности импульсов,о:сдвинутые на 180друг относительно 25друга, Пропущенные ключами импульсыпопадают на элемент 38 ИЛИ и далеена счетный вход счетчика 39,По окончании измерения блок 36синхронизации блокирует первый и ЗОвторой ключи 27 и 28, одновременнооткрывая третий ключ 29. Затем блоксинхронизации вырабатывает строб перезаписи содержимого счетчика 39 ввыходной регистр 40, При этом, еслиизмерение проводилось с добавлениемкалиброванного фазового сдвига 180то старший разряд счетчика 39 предварительно инвертируется вторым управляемым инвертором 1 О с целью компенсации калиброванной добавки ввыходном коде.Следующий цикл измерения начинается после установки третьего триггера 22 и привязан к переднему фронту опорного сигнала Х 2.Блок 36 синхронизации работаетследующим образом (фиг, 2 и 3).Перед началом работы (на входе"Работа/останов"- лог. "1") триггеры41, 42 и счетчики 39 и 45 находятсяв обнуленном состоянии. После появления на входе "Работа/останов" нулевого уровня первым импульсом записипризнака калиброванного сдвига вФтретий триггер 22, поступившим натретий вход блока 36 синхронизации,вэводится триггер 41, снимающий блокировку триггера 42. По переднему фронту опорного сигнала Х 2 импульсомс третьего формирователя 5 -пульсов, поступившим на первый вход блока 36 синхронизации, триггер 42 взводится, тем самым снимая сигнал сброса (фиг. 3, вых, 3)со счетчиков 39и 45 и через элемент 44 И, разблоки- .руя первый и второй ключи 27 и 28.Начинается интервал измерения Йиг.З,вых, 1, который заканчивается с появлением лог. "1" в старшем задействованном разряде счетчика 45, приэтом через инвертор 48 и элемент 44И (вых. 1) блокируются первь 1 й и второй ключи 27 и 28 и разрешается прохождение сигналов через элементы 46 и47 И. Сигнал с выхода элемента 46 И(вых, 2) осуществляет перезапись содержимого счетчика 39 в выходной регистр 40,Сигнал с выхода элемента 47 И через элемент 43 ИЛИ обнуляет триггеры41, 42 и счетчики 39 и 45.При наличии на входе "Работа/останов" лог, "0" процесс подготовки ипроведения измерения, описанный выше, повторяется,таким образом, при малых отношениях сигнал/шум и существснной динамике изменения фазового сдвигапредлагаемое устройство позволяетпроизводить измерение с более высокойточностью по сравнению с прототипомв силу того, что на критических дляфазометра триггерного типа (каковыми является прототип) участках фазовой характеристики обеспечивает переход на принцип измерения с перекрытием, дающий на этих участках большую точность,Формула изобретенияЦифровой фазометр, содержащий генератор тактовых импульсов, блок синхронизации, счетчик, выходной регистр, четыре ключа, три триггера, сдвиговый регистр, умножитель частоты, два управляемых инвертора, два формирующих блока, четыре формирователя импульсов, элемент ИЛИ и первый инвертор, причем входы первого и второго формирующих блоков соединены соответственно с первой и второй входными шинами фазометра, выход первого формирующего блока подключен к первому входу первого управляемого инвертора, выход второго формиру 15117 О 6 .ющего блока подключен к входам третьего и четвертого формирователейимпульсов, входу последовательнойзаписи сдвигового регистра и черезумножитель частоты - к тактовомувходу сдвигового регистра, выходпервого управляемого инвертора черезпервый и второй формирователи импульсов подключен к Б-входам соответственно первого и второго триггеров, выход третьего формирователяимпульсов соединен с первым входомблока синхронизации, второй вход которого соединен с первым выходом генератора тактовых импульсов, первыйвыход блока синхронизации подключенк первым входам первого и второгоключей, вторые входы которых соединены соответственно с вторым и третьим выходами генератора тактовыхимпульсов, выходы первого и второгоключей подключены соответственно кпервому и второму входам элементаИЛИ, выход которого подключен к счетному входу счетчика, выходы счетчикас (ш-и+1)-го по (ш-)-й соединены свходами выходного регистра с первогопо (и)-й соответственно, а ш-й выход счетчика соединен с первым входом второго управляемого инвертора,выход которого подключен к и-му входу выходного регистра, вход записикоторого соединен с вторым выходомблока синхронизации, подключенноготретьим выходом к установочному входу счетчика, о т л и ч а ю щ и й-с я тем, что, с целью повышения точности измерения сдвига фаз прн малых отношениях сигнал/шум и высокойдпя данного времени измерения скорости изменения фазового сдвига, внего дополнительно введены третий,четвертый и пятый управляемые инвер"торы, второй инвертор, первый и второй элементы И, элемент ИСКЛЮЧАЮЩЕЕИЛИ, второй сдвиговый регистр на Кразрядов, постоянный запоминающийблок, регистр хранения, четвертый -седьмой триггеры, мультиплексор,причем первый вход третьего ключачерез первый инвертор подключен кпервому. выходу блока синхронизации,третий вход которого соединен с выходом третьего ключа и С-входом третьего триггера, выход первого сдвигового регистра соединен с первымвходом третьего управляемого инвертора, подключенного своим выходом к входу последовательной записи второго сдвигового регистра, выходы которого с первого,по К-й подключены к соответствующим адресным входам постоянного запоминающего блока, первый выход постоянного запоминающего блока соединен с первым входомпараллельной записи регистра хранения, а второй выход - с вторым входом параллельной записи регистра хранения и Э-входом третьего триггера,выход которого подключен к вторымвходам первого, второго и третьегоуправляемых инверторов и первомувходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к выходу второго разрядарегистра хранения, выход первого разряда которого соединен с Б-входомчетвертого триггера, а вход записи соединен с вторым входом третьего ключа, К-входом пятого триггера и выходом второго формирователя импульсов, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к К"входу четвертого триггера, выход которого через второй инвертор соединен с адресным входом мультиплексора и первым входом четвертого ключа; тактовый вход второго сдвигового регистра соединен с Б-входом пятого триггера, выходом первого формирователя импульсов и вторым входом четвертого ключа, соединенногосвоим выходом с С-входом шестого триггера, Э-вход которого подключен к выходу второго формирующею блока, а инверсный выход - к первым входам четвертого и пятого управляемых инверторов, вторые входы которых соединены с выходами соответственнопервого и второго элементов И, Б-вход седьмого триггера подключен к К-входу первого триггера и выходу третьего формирователя импульсов, а К-вход седьмого триггера соединен с К-входом второго триггера и выходом четвертого формирователя импульсов, прямой выход пятого триггера и инверсный выход седьмого триггера подключены соответственно к первому и второму входам первого элемента И, инверсный выход пятого триггера и пря- . мой выход седьмого триггера соединены соответственно с первым и вторым входами второго элемента И, выходы первого и второго триггеров подключены соответственно к первому и второму входам мультиплексора, треТираж 714 Заказ 5899/49 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушскач наб., д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина,10 тий и четвертый входы которого соединены с выходами соответственно чет:.вертого и пятого управляемых инвер 1 Юю.г 14 8 х.1 Рюм. 3 дюх 1Рх.2 Ст. розрИ ЮРлмыФОРви 2 торов, а первый и второй эь;ходь,мультиплексора " с третьим . вх;дами со:ве тс тв енно перв ого и в торого кжочей,