Цифроаналоговая система позиционирования

-.ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССРМ 442458, кл. О 05 В 13/02, 1974,Авторское свидетельство СССРВ 557351, кл, О 05 В 13/02, 1975,8015009) 2 А 1(57) Изобретение касается автоматического управления и может быть использовано в контуре регулированияйоложения следящих приводов моделирующих стендов и имитаторов различныхсистем, Цель изобретения - повышениеточности системы позиционирования.1500997 Система содержит цифроаналоговые 3и аналоговый 5 блоки выделения ошибки, преобразователь 2 перемещая в код,задатчик 1 положения, инверторы 8,13,14, коммутаторы 7, 12 сигналов,масштабирующий усилитель 9, сумматор6 коррекции. В системе позиционирования используются сигналы обратнойсвязи: цифровой с заранее определенным дискретом и аналоговый, линейнонарастающий от минимального до максимального значений в промежутках междумоментами изменения цифровых значений, 1 з.п. ф-лы, 4 ил.Изобретение относится к автоматическому управлению и может быть использовано для улучшения качествапроцесса регулирования следящих приводов моделирующих стендов и имитаторов.Целью изобретения является повышение точности системы,На фиг. приведена функциональная 20схема цифроаналоговой системы позиционирования; на фиг.2 - функциональная схема цифроаналогового блока выделения. ошибки; на фиг.З - первая ивторая кодовые дорожки кодирующегоэлемента с чувствительными элементами блока считывания и эпюры сигналов,поясняющие принцип работы системы позиционирования (а - сигналы на входахпервого компаратора аналоговых сигналов: сплошная линия - сигнал выходапервого согласующего усилителя,пунктирная - сигнал выхода третьегоинвертирующего повторителя; бсигналы на входах второго компаратора аналоговых сигналов;сплошная линия - сигнал выхода Мвторого, пунктирная - сигнал выходапервого согласующих усилителей; в,г, д - сигналы на выходах первого,второго компараторов анологовых сигналов и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ;е - сигнал на выходе второго коммутатора анологовых сигналов; ж, з, и -сигнал;а выходов первого и .второгочувствительных элементов второй (более старшей) кодовой дорожки и выГхода цифрового коммутатора; к, л, мсигпалы выходов первого, второго итретьего младших из групп старшихразрядов задатчика; н - сигнал выхода цифроаналогового преобразователя, формируемый выходными сигналами группы младших разрядов эадатчика); на фиг.4 - примеры выполнения преобразователей перемещения вкод.Цифроаналоговая система позиционирования содержит задатчикположения, преобразователь 2 перемещения в код, цифроаналоговый блок 3 выделения ошибки, цифроаналоговый преобразователь 4, аналоговый блок 5 выделения ошибки, сумматор 6 коррекции, коммутатор 7, инвертор 8, масштабирующий усилитель 9, усилитель 10 мощности, привод 1, коммутатор 12 сигналов, инверторы 13, 14.Преобразователь 2 перемещения вкод содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5, компараторы 16, 17 сигналов, согласующие усилители 18, 19, цифровые коммутаторы 20, кодирующий элемент 21 с двоичными кодовыми дорожками 22, 23, 23, 24, против каждой из которых расположено по два чувствительных элемнта 25, 2 Ь; 27, 28; 28, 29, 30, составляющих блок 31 считывания, ленту 32, съемник 33, полый ротор 34.Блок 3 содержит ш (по количеству входных разрядов)инверторов 35, параллельный двухвходовый ш-разрядный сумматор 36, инвертор 37, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 38, цифроаналоговый преобразователь 39.Привод 10 состоит из исполнительного элемента 40 (двигателя), который кинематически связан с нагрузкой 41Цифроаналоговая система позиционирования работает следующим образом.Сигнал по положению с выходов групп старших 1, 2, ш-. 1, ш и младших ш+1, ш+2,, и разрядов задатчика 1 в виде двоичного арифме" тического кода поступает непосредст- венно на входы цифроаналогового блока 3 выделения ошибки и цифроаналогового преобразователя 4 соответственноС выхода цифроаналогового преобразователя 4 сигнал в виде периодического линейно нарастающего (при управле", нии движением в одну сторону) или линейно убывающего (при управлении в другую сторону) сигнала поступаетуправления присутствуют уровни ".о.0") поступает на вход блока 5. Т- ким образом, поскольку сип н.чы па входе блока 5 и н одном входе сумматора 6 нулевые, а .сигнал и друггм входе блока 5 унеличинае гся (линейно нарастает - см, фиг.Зн, интерннл . то под воздействием этого сигнала на выходе блока 5 формируется сигнал "малой" все вощрастающей ошибки, который без изменений в сумматоре 6 и усиленный по мощности усилителем 10 поступает на вход привода 11Когда сигнал ошибки становится равным или большим порога чувствительности привода 11, последний начинает перемещаться совместно с кодирующим элементом 21. Площадь освещенности чувствительного элемента 25 начинает увеличиваться, что влечет за собой увеличение напряжения на выходе согласующего усилителя 8 (Фиг.За, интервал 7 ).При равномерном нарастании сигнала на выходе преобразователя 4 так же равномерно будет увеличиваться сигнал усилителя 18, а на выходе блока 5 установится сигнал ошибки величиной, необходимой для движения привода с заданной постоянной скоростью. По достижении сигналом эадатчика 1 величины, при которой произойдет переход младшего из группы старших разряда ш из состояния Лог,О в состояние "Лог,", код группы старших раз-. рядов 1, 2, , ш, ш эадатчика 1 примет значение 0001 и станет на единицу больше кода преобразователя 2, на выходах которого пока что присутствуют уровни "Лог,О", При этом сигнал на выходе преобразователя 4 станет равным нулю, так как код младших разрядов ш+1; ш+2,, и задатчика 1 также стал равным нулю, Сигнал на втором входе блока 5 к этому моменту также .увеличится, из-за чего на выходе блока 5 сформируется сигнал отрицательной полярности, под воздействием которого привод 11 должен изменить направление движения. Но так как код задатчика больше кода преобразователя 2, на выходе знакового разряда блока 3 сохранится уровень "Лог.О", а сформированный в блоке 3 сигнал "грубой" ошибки через первый вход коммутатора 7 и масштабирующий усилитель 9 поступит на второй вход сумматора 6 коррекции. Этот сиг 40 5 1500992 на вход аналогового блока 5 выделения ошибки. На фиг.З (к, л, м) приведены сигналы выходов только трех младших иэ групп старыих разрядов ш, ш, ш, а на фиг,Зн - сигнал на выходе цифроаналогового преобразователя 4. С другой стороны, работающий по методу считывания преобразователь 2 формирует цифровые отсчеты также в виде двоичного арифметического кода, текущее значение которого поступает на входы блока 3 выделения "грубой" ошибки, и линейно нарастающий (убывающий) аналоговый сигнал между моментами изменения цифровых отсчетов, текущее значение которого поступает на вход аналогового блока 5 выделения "малой" ошибки. На Фиг.З (и, г, д) приведены снг калы выходов только трех младших разрядов: ш, ш, ш преобразователя 2, на фиг.З (е) - сигнал выхода коммутатора 12 аналоговых сигналов.Пусть начиная с исходного состоя ния, при котором, например, цифровые сигналы на выходах задатчика 1 и преобарзователя 2 а также аналоговые сигналы на выходах второго коммутатора 12 и цифроаналогового 1 преобразователя 4 равны нулям, необходимо обеспечить перемещение привода 11 с постоянной скоростью. Для этого код на выходах 1,2 ш, ш+1,, п задатчика 1 начнет возрастать, Соответственно начнет увеличиваться аналоговый сигнал на выходе преобразователя 4, что соответствует перемещению привода 11 в сторону, указанную стрелкой на фиг.З. С другой стороны, на знаковом разряде блока 3 при одинаковых входных сигналах, т.е, когда код задатчика 1 равен коду преобразователя 2 или больше кода преобразователя 2, присутствует уровень "Лог.О", а когда код задатчика меньше кода преобразователя 2 - "Лог.1". Сигналом "Лог.о О", присутствующим на входе 2 управления коммутатора 7, Выходной нулевой 50 сигнал блока 3 через первшй вход коммутатора 7 и масштабирующий усилитель 9 поступает на вход сумматора 6 : коррекции. Аналоговый сигнал с выхода первого чувствительного элемента 25 (который в этот момент имеет минимальный уровень) через первый согласующий усилцтель 18 и первый вход - коммутатора 12 (так как на его входахнал имеет положительную полярность,по амплитуде ( благодаря выбранномукоэффициенту усиления усилителя 9)пропорционален единице младшего изгруппы старших разряда ш, а по моду"лю превышает сигнал отрицательнойполярности, присуттсвующий йа первомвходе сумматора 6. Соответственно, навыходе сумматора 6 сформируется сигнал "малой" ошибки положительной полярности той же амплитуды, под воздействием которого привод 11 продолжит движение в том же направлении. / При дальнейшем увеличении кода .эадатчика 1 опять начнет возрастатьсигнал на выходе преобразователя 4, с тем же темпом продолжает возрастатьсигнал на выходе чувствительного элемента 25 (сигнал на втором входе блока 5), и формирующий уровень напряжения "малой" ошибки на .выходе блока 5 будет постоянным, постоянными будут также сигнал управления и ско. рость перемещения привода 11. В момент, когда линейнонарастающий сигнал чувствительного элемента 25 станет равным инверсному сигналу чувствительного элемента 26 (фиг.3 а), сигнал на выходе первого компаратора 16 перейдет в состояние "Лог.", код на выходе преобразователя 2 примет значение 00001 и станетравным коду старших разрядов задатчика 1. На информационном выходе блока 3 сформируется сигнал нулевой ошибки, которыгй через первый вход коммутатора 7 и усилитель 9 поступит на вход сумматора 6. При этом на второй инверсный вход блока 5 кодом 01 младших разрядов преобразователя 1 через последовательно соединенные второй согласующий усилитель 19, второй вход коммутатора 2 поступит аналогичный сигнал второго чувствительного элемента 26, уровень которого имеет минимальное значение. Таккак на первый (неинвертирующий) входблока 5 поступает сигнал большей величины на его выходе сформируется сигнал "малой" ошибки той же величины, который без изменений, йо усиленный по мощности поступит на вход управления приводом 11, который под его воздействием продолжит движение с той же скоростью и в том же направлении. При дальнейшем увеличении сигнала задатчика 1 код его старших разрядов 1, 2, -2, -1, примет зна 51 О5 чения 00010, 00011, 00100, 00101 и т.д а аналоговый.сигнал на выходе преобразователя 4каждый раз будет нарастать от нулядо своего максимального значения.Текущее значение кода обратной связис выхода преобразователя 2 также будет возрастать и принимать те же значения 00010, 00011 и т.д.,а аналоговый сигнал на выходе коммутатора 12 будет состоять из сменяющих один другого неинвертированныхи инвертированных сигналов чувствительных элементов 25, 26,Пусть необходимо с определеннойпостоянной скоростью осуществить перемещение привода в обратном направлении. При этом код на выходе задатчика 1 начнет уменьшаться, Соответственно начнет уменьшаться аналоговый сигнал на выходе преобразователя 4, и когда он приблизится, ста.нет равным, а затем и меньшим аналогового сигнала, присутствующего наинвертирующем входе блока 5, текущеезначение сигнала "малой" ошибки отрицательной полярности с выхода блока5 поступит на вход привода 11 и вначаде остановит его, а затем начнет .перемещать привод 11 в обратном направлении. По достижении аналоговымсигналом преобразователя 4 нулевогоуровня и далее при уменьшении на единицу кода старших разрядов эадатчика1, с одной стороны, аналоговый сигнал на выходе преобразователя 4 ста".,нет максимальным, что приведет к по-.40 явлению на выходе блока 5 напряженияположительной полярности, под воздей-.ствием которого привод 1 должен былбы опять изменить направление и скорость перемещения, но, с другой сто роны, так как код обратной связи сталбольше кода задатчика 1, на знаковомразряде блока 3 сформируется сигнал"Лбг.1", а информационный сигнал свыхода блока 3 через инвертор 8, второй вход коммутатора 7 и масштабирующий усилитель 9 поступит на другойвход сумматора 6. Так как этот сигналимеет отрицательную полярность и помодулю больше сигнала выхода блока5, то на выходе сумматора 6 сформиру"ется сигнал отрицательной полярности,под воздействием которого привод 11 будет перемещаться в том же, противоположном направлении, и т,д.Формула изобретения 20 1. Цифроаналоговая система,позиционирования, содержащая задатчик положения, подключенный группой выходов старших разрядов к первой группе разрядных входов цифроаналогового блока выделения ошибки, а группой младших разрядов в , к группе раэ-,д 10 рядных входов цифроаналогового преобразователя, выход которого соединен с первым входом аналогового блока выделения ошибки, а также сумматор . коррекции, подключенный выходом к входу привода, выход которого соединен с .ходом преобразователя перемещения в код, группа разрядных выходов которого подключена к второй группе разрядных входов циФроаналогового блока выделения ошибки, о т л и ч аю щ а я с я тем, что, с целью повьппения точности системы, в нее введены первый, второй и третий инверторы, первый и второй коммутаторы сиг-, 25 , налов, масштабирующий усилитель, причем информационный выход цифроаналогового блока выделения ошибки соеди" нен с 1.ервым информационным входомпервого коммутатора сигналов и входом первого инвертора, подключенного выходом к второму информационному входу первого коммутатора сигналов, управляющий вход которого соединен с выходом знакового разряда цифроана.35 логового блока выделения ошибки, а выход - с входом масштабирующего уси 1лителя, подключенного выходом к первому входу сумматора коррекции, второй вход которого соединен с выхо дом аналогового блока выделения ошибки, второй вход которого соединен с выходом второго коммутатора сигналов, первый и второй управляющие входы которого соединены соответственно с 45 первым и вторым импульсными тактирующими выходами преобразователя перемещения в код, первый и второй анало-. говые тактирующие выходы которого соединены соответственно с первым и вторым информационными входами второго коммутатора сигналов и с входами соответственно второго и третьего инверторов, выходы которых подключены соответственно к третьему и четвертому информационным входам второго коммутатора сигналов, четвертый информационньй вход которого подключен к опорному входу преобразователя перемещения в код.2. Система по п.1, о т л и ч а ющ а я с я тем, что преобразователь перемещения в код содержит многодорожечный кодирующий элемент, оптически связанный с блоком считывания, включающим в себя по два чувствительных элемента на каждую дорожку кодирующего элемента, против которой они расположены, первый и второй согласующие усилители, первый и второй компараторы, элемент ИСКЛ 10 ЧА 1 ОЩЕЕ ИЛИ, а также цифровые коммутаторы, причем выход первого чувствительного элемента младшей кодовой дорожки через первый согласующий усиЛитель соединен с неинвертирующим входом первого компаратора, с инвертирующим входом второго компаратора и первым аналоговым тактирующим выходом преобразователя перемещения в код, выход второго чувствительного элемента младшей кодовой дорожки через второй согласующий усилитель соединен с неинвертирующим входом второго компаратора и с вторым аналоговым тактирующим выходом преобразователя перемещения в код, выходы первого и второго компараторов через элемент ИСКЛЮ- ЧАЮП 1 ЕЕ ИЛИ, а выход второго компаратора непосредственно соединены с первым и вторым импульсными тактирующими выходами преобразователя перемещения в код, опорный вход которого соединен с инвертирующим входом первого компаратора, группа выходов первого и второго чувствительных эле- ментов второй и последующих старших дорожек кодирующего элемента через соответствующие цифровые коммутатора соединены с группой разрядных выходов преобразования перемещения в код, выход второго компаратора соединен с входом управления первого цифрового коммутатора, выход каждого цифрового коммутатора соединен с входом управления каждого последующего цифрового коммутатора.,Маковская Техред И,Ходанич Корректор Ч,Борисова: Реад ГКНТ СССР Производственно-издательский комбинат пНатент", г. Ужгород, ул. Гагарина,.01 Ф Заказ 4865/42 Тираж 788 НИИПИ Государственного комитетапо изо 113035, Москва, Ж, Р