Многоканальное устройство для распределения задачи процессорам

-2 Бюл. В 46ич и В.И.Пи8.8)свидетелвство СССРС 06 Р 946, 1982.идетельство СССРС 06 Р 9/46, 1983. Саренко слиль"ьелиГОСУДАРСТ 8 ЕККЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОТКРЫТ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯРАСПРЕДЕЛЕНИЯ ЗАДАЧ ПРОЦЕССОРАМ(57) Изобретение относится к вычтельной технике и может быть испзовано при организации вычислителного процесса в многопроцессорноисистеме. Цель изобретения - расшиние функциональных возможностейустройства за счет увеличения ко ииЯОаи 1444769 А 1 чества обслуживаемых процессоров.Многоканальное устройство для распределения задач процессорам содержит группу блоков элементов И; триэлемента ИЛИ, две группы элементов И,две группы элементов ИЛИ, блок опроса, счетчик, два элемента задержки,группу элементов ИЛИ-НЕ, группу элементов .НЕ, группу блоков формированиятекущего состояния процессора, группутриггеров и группу схем сравнения.В устройстве осуществляется поиск процессора с минимальным числом задач,находящихся на решении, что позволяет оптимальным образом распределятьзадачи и обслуживать произвольноечисло. процессоров простым наращивани-.ем числа каналов без изменения алгоритма работы. 2 з.п. ф-лы. 3 ил.Изобретение относится к вычислительной технике и может быть использовано при организации вычислительного процесса в многопроцессорной сис 5теме.Цель изобретения - расширениефункциональных возможностей устройства за счет увеличения количества обслуживаемых процессоров. 10На фиг. 1 изображена схема предлагаемого устройства; на фиг, 2 - блоккоррекции; на фиг. 3 - блок опроса.Устройство содержит блоки элементов И 1 группы, элементы ИЛИ 2 группы, элементы И 3 группы, элементыИЛИ-НЕ 4 группы, элементы НЕ 5 группы, элементы ИЛИ 6 группы, блоки 7Формирования текущего состояния процесса группы, элементы И 8 группы, 20триггеры 9 группы, схемы 10 сравнениягруппы, элементы ИЛИ 11 - 13, блок 14опроса, счетчик 15, элемент 16 задержки, группу информационных входов 17устройства, группы информационных вы ходов 18 устройства, входы 19 запирания устройства, группы кодовыхвходов 20 устройства, сигнальные входы 21 устройства, вход 22 запускаустройства, вход 23 начальной устаковки устройства, сигнальный выход 24устройства и элемент 25 задержки.Блок 7 формирования текущего сос"тояния процессора содержит элементыИЛИ 25 - 27, элемент 28 задержки.,элемент НЕ 29, ре.истр 30 сдвига,мультиплексор 31 и элемент ИЛИ 32.Регистр 30 сдвига, в зависимостиот состояния входов выбора режима Ло"жет работать в четырех режимах; хра"нение информации, сдвиг информациивправо, сдвиг информации влево, параллельная запись информации.При подаче на адресные входы мультиплексора 31 последовательности двоичных кодов информация, хранимая врегистре 30 сдвига, считывается впоследовательном коде с выхода мультиплексора 31.Блок 14 опроса содержит генератор 33 импульсов, элемент И 34,счетчик 35 и триггер 36,Устройство работает следующим образом,Работа устройства начинается с при 55ведения элементов памяти в исходноесостояние, для чего на вход 23 устройства подается имггульс начальной уста- .новки. При этом происходит сброс в нулевое состояние счетчиков 15 и 35 и установка в единичное состояние триггеров 9. Единичный сигнал с инверсного выхода триггера 36 блока 14 сбрасывает в нулевое состояние счетчик 35, а нулевой сигнал с его прямого выхода закрывает элемент И 34, запрещая тем самым поступление импуль" сов с выхода генератора 33 насуммирующий вход счетчика 35, Затем (в зависимости от состояния процессоров) осуществляется начальная установка содержимого блоков 7.Единичный,код на регистре 30 соответствует исправному состоянию процессора, свободного от решения какой- либо задачи, а нулевой код - неисправному (неработоспособному) состоянию, или максимальной загрузке процессоразадачами,В зависимости от этого, по входу 20и импульсу записи, подаваемому на вход19, происходит начальная загрузка блоков 7 соответствующими единичнымиилинулевыми двоичными кодами (возможнатакже загрузка другими кодами, соответствующими частичной потере. работоспособности процессором). Информацияв параллельном коде поступает с входов 20 устройства на группу информационных входов регистра 30, Импульсс входа 19 на время, равное его длительности, устанавливает на входах режима регистра 30 код, который соответствует режиму параллельной записиинформации. Спустя некоторое время,определяемое временем задержки.элемента 28, Фронт импульса записи подается на вход синхронизапии регистра30 (при сохранении единичных потенциалов на входах выбора режима), чтоприводит к записи информации в регистр 30,На первую группу информационныхвходов 17 поступает код очередной задачи, который поступает на информационные входы всех блоков элементовИ 1, после чего импульсный сигнал поступает на вход 22 устройства. Триггер 36 блока 14 устанавливается вединичное состояние, едигшчный сигналс его прямого выхода открывает попервому входу элемент И 34, черезкоторый начинают поступать на суммирующий вход счетчика 35 импульсы свыхода генератора 33, под действиемэтих импульсов счетчик 35 последовательно изменяет свое состояние, от144476 чего на его выходе переполнения возникает положительный импульсный сигнал, который, поступив на вход сигнализации триггера 36, сбрасывает по 5 следний в нулевое состояние, что приводит к закрытию элементов И 34 и прекращению поступления импульсных сигналов с генератора 33 на суммирующий вход счетчика 35. Одновременно единичным сигналом с инверсного выхода триггера 36 счетчик 35 сбрасывается в нулевое состояние, в результате чего снимается сигнал с выхода блока 14.15Импульсный сигнал с выхода переполнения счетчика 35 поступает на выход блока 14 и далее через элемент 25 задержки - на вторые входы элементов И 3, разрешая прохождение через них управляющих сигналов.Последовательность двоичных кодо" вых комбинаций, возникающая на инфомационных выходах счетчика 35, поступает на группуадресных входов 2 Б блока 7, на выходе которых формируется последовательный код, разряды которого последовательно, начиная с последнего, подаются на вторые. входы элементов И 8 группы, на первых вхо- ЗО дах которых. имеются сигналы с единичных выходов триггеров 9, в результате чего разряды кода состояния через открытые с первого входа элементы И 8 поступают на вторые входы схем 1035 сравнения для сравнения с информацией на первых входах. Если в сравниваемыхразрядах хотя бы одного из кодов имеется единица, то на выходе элемента ИЛИ 13 возникает сигнал, поступающий на первые входы каждой схемы 10сравнения, на выходах которых возникает сигнал сброса соответствующеготриггера 9 при несовпадении информа"ции (если сравниваемый разряд кода 45состояния имеет значение ноль), в результате чего с соответствующего триггера 9 на элемент И 8 поступает запрещающий (низкий) потенциал (передначалом сравнения следующего разряда БОкодов состояния). Таким образом, ис"ключается дальнейшее поступление к 6 дов состояния на сравнение, что, всвою, очередь, исключает назначениезадачи процессору, в котором их число больше, чем в остальных процессорах, т.е. элементы 8,9,10 и 13 организуют поиск кода с максимальным числом единиц. С каждым последующим 94тактом работы генератора 33 происходит поступление с выхода мультиплексоров 31 блоков 7 последующих разрядов когоя состояний на элементы И 8 и схемы 1 О сравнения. В процессе поиска кода (кодов) с максимальным числом единиц определенное количество триггеров 9, находясь в единичном состоянии, подают свои потенциалы на .элементы НЕ 5, первые входы элементов ИЛ" 6, первый вход первого элемента И 3 и на второй вход второго элемента ИЛИ-НЕ 4, Управляющий сигнал на вход элементов И 3 будет подантолько на элемент с наименьшим номером (если в единичном состоянии окажется один триггер 9, то управляющий сигнал будет. подан на соответствующий элемент И 3). Это достигается тем, что высокий потенциал с выхода триггера 9 подается через элемент ИЛИ 6 на вторые входы предыдущих элементов ИЛИ-НЕ 4, первые входы которых подсоединены к выходам одноименных элементов НЕ 5. Таким образом, на один из элементов И 3 будет подан управляющий сигнал По завершению: сравнения всех разрядов кода состоя" ния, сигналом с выхода блока 14 будет подан разрешающий сигнал на открытие соответствующего элемента И 3, с выхода которого на управляющий вход блока элементов И 1 будет подан еди ничный сигнал, разрешающий прохожение кода очередной задачи на выход 18 устройства, с которого загружается процессор и подается код заявки на соответствующий элемент ИЛИ 2. В ре" зультате с выхода элемента ИЛИ 2 пода-. ется сигнал на второй управляющий вход блока 7, который, поступивна второй вход элемента ИЛИ 27, устанавливает код, соотгетствующий сдвигу информации вправо, осуществляемому по фронту сигнала с выхода элемента 28 задержки, Одновременно в младший разряд регистра 30 сдвига записывается нулевой сигнал. Таким образом, в регистре 30 устанавливается код 0111. Кажцое последующее назначение задачи (подачи импульсного сигнала на второй вход блока 7) аналогичным образом изменяе 4 состояние регистра 30 (С, О, 1 1; 0,0,0, 1 и т.д,). Одновременно с выхода элемента ИЛИ 2 через элемент ИЛИ 12 уодаетсяимпульсный сигнал на счетный вход счетчика 15, подсчитывающий .об;"щее количество задач, находящихся на решении, в результате чего происходит установка соответствующих триггеров 9 в единичное состояние. 1 осле этого устройство готово к назначению следующей задачи. Если число назначенных задач превышает максимальную величину, то будет переполнение счетчика 15, 3 результате сигнал с выхо да 24 устройства запретит последующие назначения задач (до момента выполнения какой-либо задачи).По завершении выполнения задачи на каком-либо процессоре выдается сигнал на соответствующий вход 21, который устанавливает на входах выбора режима соответствующего регистра 30 код, соответствующий сдвигу информации влево. Спустя определенное время, 20 равное времени задержки элемента 28 задержки, на входе синхронизации регистра 30 появляется фронт вышеукааниого импульса, по которому произодится сдвиг информации. (кода сос б ояния) влево и запись в старший разряд регистра 30 сдвига единичного сигнала. Каждое последующее завершение задачи изменяет состояние регистра 30 аналогичным образом (0,0,0 ", 1; 0,0, 30 1, ,1; 0,1 р 1, ,1 и тфе). Одновременно сигналом с входа 21 устройства через элемент ИЛИ 11 подается импульс на вычитающий вход счетчика 15, в результате чего значение счетчика 15 уменьшается на единицу и, если до этого был сигнал переполнения на выходе счетчика 15, то он снимается. Формула изобретения1, Иногоканальное устройство для распределения задач процессорам, содержащее группу блоков элементов И, первую группу элементов ИЛИ, группу 45 элементов И, группу схем сравнения и счетчик, причем первая группа информационных входов устройства соеди" иена с группами информационных входовблоков элементов И группы, управляющие входы которых соединены с выхода- ми элементов И первой группы,группывыходов блоков элементов И группы яв" ляются соответствующими группами информационных выходов устройства и соединены с входами элементов ИЛИ первой группы, о т л и ч а ю щ е е - с я тем, что, с целью расширения функциональных возможностей за счет увеличения количества обслуживаемых процессоров, в устройство введены три элемента ИЛИ, блок опроса, первый и второй элементы задержки, груцпа элементов ИЛИ-НЕ, группа элементов НЕ, вторая группа элементов ИЛИ, группа блоков формирования текущего состояния процессора, вторая группа элементов И группа триггеров, первые входы элементов И первой группы через первый элемент задержки соединены с выходом блока опроса, вход сброса которого соединен с входом начальной установки устройства, с первым входом первого элемента ИЛИ и через второй элемент задержки - свходом сброса счетчика, вход запускаблока опроса соединен с входом запуска устройства, группа выходов блокаопроса соединена с группами адресныхвходов блоков формирования текущего состояния процессора группы, первые входы выбора режима которых соединены с выходами одноименных элементовИЛИ первой группы и с соответствующими входами первого элемента ИЛИ, второй вход выбора. режима каждого блокаформирования текущего состояния процессора группы соединен с одноименным сигнальным входом устройства и свходами второго элемента ИЛИ, вход разрешения записи каждого блока формирования текущего состояния процессора группы соединен с одноименным входом занесения устройства, группа информационных входов каждого блока формирования текущего состояния процессора группы соединена с одноименной группой кодовых входов устройства, выход каждого блока формирования текущего состояния процессорагруппы соединен с первым входом одноименного элемента И второй группы,второй вход каждого из которых соединен с выходом одноименного триггера группы, единичный вход каждого триггера группы соединен с выходом первого элемента ИЛИ и с суммирующим вхо" дом счетчика, вход сброса каждого триггера группы соединен с выходом одноименной схемы сравнения группы, первые входы которых соединены с выходом третьего элемента ИЛИ, каждый вход которого соединен с вторым входом одноименной схемы сравнения группы и с выходом одноименного элементаИ второй группы, выход второго элемента ИЛИ соединен с вычитающим выходом7 14447счетчика, выход переполнения счетчика соединен с сигнальным Выходомустройства, второй вход первого элемента И первой группы соединен с вы"ходом первого триггера группы, спервым входом первого элемента ИЛИвторой группы и с первым .входом первого элемента ИЛИ-НЕ группы, второйвход каждого элемента И первой группы, начиная с второго, соединен с выходом элемента ИЛИ-КЕ группы, начиная с первого, второй вход первогоэлемента ИЛИ второй группы соединенс выходом второго триггера группы ичерез первый элемент НЕ группы - свторым входом первого элемента ИЛИ-ЛЕгруппы, выход .-го (=1,п, гдеи - число обслуживаемых процессоров)элемента ИЛИ второй группы соединенс первыми входами (+1)-го элементаИЛИ второй группы и с первым Входом(д+1)-го элемента ИЛИ-НЕ группы,вторые входы элементов ИЗЫ-НЕ группысоединень: с ВЫходами соответствующихэлементов НЕ группы, вторые входыэлементов ИЛИ второй группы соединеныс выходами соответствующих триггеров, группы, входы элементов НЕ группы,начиная с второго, соединены с выхода-З 0.ми соответствующих триггеров группы.2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что каждый блокФормирования текущего состояния процессора группы содержит три элемента ИЛИ, элемент задержки, элемент НЕ,регистр сдвига и мультиплексор, причем первые. входы элементов ИЛИ соединены между собой и входом разрешениязаписи блока, второй вход первого эле 40мента ИЛИ соединен с вторым входомтретьего элемента ИЛИ и является вторым входом блока выбора режима, третий. вход первого элемента ИЛИ объединен 69 8с вторым входом второго элемента ИЛИ и является первым входом выбора режима блока, выход первого элемента ИЛИ подключен к входу элемента задержки, выход которого соединен с входом синхронизации регистра сдвига, вход сдвига влево которого подключен к выходу элемента НЕ, вход которого соединен с входом сдвига вправо регистра сдвига .и подключен к входу логического нуля устройства, инФормационные входы регистра сдвига образуют группы инФормационных входов блока, выходы второго и третьего элементов ИЛИ соединены соответственно с первым и вторым Входами выбора режима регистра сдвига, инФормационные выходы которого пОДключены к инФормационным входам мультиплексора, адресные входы которо" го образуют группу адресных входов блока, выход мультиплексора является выходом блокаа 3. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок опроса содержит триггер, генератор импульсов, элемент И и счетчик, причемединичный и нулевой входы триггераявляются состветственно входом запуска и сброса блока, информационныйвход триггера подключен к входу логи"ческого нуля устройства, прямой и инверсный выходы триггера соединенысоответственно с первым входом элемента И и с входом сброса счетчика,суммирующий вход которого подключенк выходу элемента И,второй вход которого соединен с выходом генератораимпульсов, инФормационные выходысчетчика являются группой выходовблока, выход переполнения счетчикаподключен к тактовому входу триггераи является выходом блока,4447 б 9аж 70 одписное о ко о к Проектная, 4 Ужгор Производственно-полиграфическое предприяти каз 6482/48 ВНИИПИ по 113035, Государственногелам изобретений осква, Ж, Рауш итета СССРкрытийнаб д. 4/5