Устройство для определения взаимной корреляционной функции

(56)У 691 льство 5/336. ПРЕДЕЛЕ Й ФУНК 54) У ЗАИМН 57) И ельн ьзов и аргу реляцио ми сиги му мас Ю ОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ РОЙСТВО ДЛЯ О НИЯ КОРРЕЛЯЦИОННО ЦИИ бретение относится к вычисй технике и может быть исно для определения значения нта макСимума взаимной корной функции между случайиылами, подвергнутыми взаимноабно-временному искажению., БО 1406602 Целью изобретения является повьппениебыстродействия устройства. С этойцелью в устройство, содержащее генератор тактовых импульсов, первый ивторой делители частоты, управляемыйделитель частоты, первый и второйаналого-цифровые преобразователи,первый триггер, первый, второй, третий и четвертый элементы И, первыйсчетчик, коррелятор, экстремальныйанализатор, блок сравнения, первый ивторой регистры, введены первый ивторой блоки памяти, первый, второй,третий, четвертый мультиплексоры,второй, третий счетчики, второй, третий и четвертый триггеры, пятый ишестой элементы И, третий регистр исумматор-вычитатель. 1 ил.Изобретение относится к вычислительной технике и может быть использовано для определения значения и аргумента максимума взаимной корреля ционной функции (ВКФ) между случайными сигналами, подвергнутыми взаимному масштабно-временному искажению (МВИ).Цель изобретения - повышение быстО родействия устройства для определения взаимной корреляционной функции между двумя случайными сигналами,подвергнутыми взаимному масштабно-временному преобразованию, 15На чертеже представлена блок-схема устройства.Устройство содержит генератор 1 тактовых импульсов, делители 2 и 3 частоты импульсов с фиксированными 20 различными коэффициентами деления, делитель 4 частоты следования импульсов с управляемым коэффициентом деления, аналого-цифровые преобразователи (АЦП) 5 и 6, блоки 7, 8 памяти, 25 мультиплексоры 9-12, счетчики 13-15 импульсов,коррелятор 16. триггеры 17-20, экстремальный анализатор 21 блок 22 сравнения, элементы И 23-28, регистры 29-31, сумматор-вычита тель 32.Принцип работы устройства вытекает из следующих соображений. Из-за взаимных МВИ входных сигналов х и у, то есть сжатия" или растяжения" по оси 35 времени одного из сигналов относительно другого, корреляционная связь между сигналами ослабевает, их ВКФ искажается, в частности уменьшается ее максимум. Оценка нормированной ВКФ 40 между сигналами х(С) и у(ЕС)=у(Скт+ + КС) определяется выражением1 сТ2р-т 541 сГ2с где К = К- коэффициент Г 1 ВИ;аргумент ВКФ;Т - время усреднения оценки ВКФ;р - нормированная ВКФ между сигналами х(С) иу(С);55С - текущее время.Для упрощения, не умаляя общности рассуждений, положим, что МВИ сводится к сжатию во времени сигнала у,Положим также, что сигнал у, спектр которого ограничен верхней частотойподвергнут дискретизации с частотой ,т,21 . В результате дискретизации получается последовательность отсчетов, расположенных с интервалом 1/1 из которых можно восстановить исходный процесс.Увеличим частоту дискретизации в (1+1) раз, Полученную последовательность отсчетов расположим с интервалом 1/Г . Если восстановить теперь непрерывный сигнал, то он будет равномерно "растянут" по оси времени относительно исходного процесса у в (1+К) раз, Таким образом, изменяя частоту дискретизации 1 о(1+К) путем задания различных значений К1а затем располагая полученные отсчеинтрвало )/1 , моно скомпенсировать МВИ, Чем ближе значение К; к неизвестному коэффициенту масштабно-временных искажений сигнала у, тем больше значение максимума ВКФ между сигналами х и у.Процесс определения ВКФ происходит в два этапа, На первом этапе изменяется значение К, с дискретностью д К = впричем дляТ фскаждого значения к = 1.ДГ; (1.10,1 и, - 1) определяется значение максимума соответствующей оценки ВКФ, Наибольшее из значениймаксимумов оценок, полученных напервом этапе, будет отличаться отмаксимума оценки ВКФ при полнойкомпенсации Г 1 ВИ не более чем на3 дБ, Значение коэффициента 1 с . для1этой оценки отличается от истинногокоэффициента ; МВИ не более чем1наз сф Гщ 1с. Если полученный результат не удов. летворяет требованиям по точности, то начинается второй этап, на котором происходит уточнение полученных на первом этапе результатов, Коэффициент компенсации МВИ изменяется с дискретностью 4 Г:(ДГ (ДГ:,), При этом анализируется интервал изменения компенсирующего коэффициента отВ д 1 (Г -до (К Г; + ) . Зна 2 1 2 чение 1., соответствующее наибольшему из значений максимумов оценок БКФ, полученных на втором этапе, от-,3 14066 личается от истинного не более чем0 йна2Выбор частоты дискретизации Г21 по условию Котельникова не является обязательным и использован только для наглядности рассуждений, В предлагаемом устройстве частота Г выбирается в зависимости от необоходимого интервала Адискретизации коррелограммы, а при использонании в корреляторе метода некоррелированных выборок - еще и в зависимости от значения интервала корреляции сиг налов х и у.Устройство для определения взаимной корреляционной функции работает следующим образом.В исходном состоянии счетчики 20 13-15, триггеры 17-20 и регистры 29-31 обнулены. При этом мультиплек. соры 9-12 подключают выходы делителей 2 и 4 частоты к входам блоков 7 и 8 памяти соответственно, а раз рядные выходы счетчика 14, на которых присутствует слово, состоящее из логических нулей, " к управляющим входам делителя 4 частоты, Благодаря этому коэффициент деления частоты импульсов делителя 4 равен коэффициенту деления делителя 2. Объемы блоков 7, 8 памяти выбирают такими, чтобы н них поместились выборки реализаций входных сигналов х и у, обеспечивающих вычисление коррелограммы с необ 35 ходимым фактором усреднения. Фиксиоованный коэФФициент деления делителя 3 выбран таким, чтобы за время заполнения импульсами с его выхода счетчика 14 произошло построение коррелограммы коррелятором 16.Нулевой цикл работы устройства на первом этапе начинается с приходом запускающего импульса на вход устройства, который включает тактовый генератор 1, Тактовые импульсы, проходя через делители 2 и 4 частоты, поступают на синхрониэирующие входы аналого-цифровых преобразователей 5 и 6 и блоков 7 и 8 памяти, благодаря че 50 му входные сигналы х и у дискретизируются с одинаковой частотой, определяемой фиксированным коэффициентом деления делителя 2, и записываются н блоки 7 и 8 памяти, Запись отсчетов в блоки 7 и 8 памяти продолжается до переполнения счетчика 14, емкость которого определяется объемом 024выборки входных реализаций необходимой для построения коррелограммы,т.е, равна количеству отсчетов в выборке. По окончании записи выборкиреализаций в блоки 7 и 8 памяти навыходе счетчика 14 формируется импульс, который поступает на счетныйвход триггера 18 и устанавливает егов состояние 1, При этом мультиплексоры 9 и 10 подключают ныход делителя 3 частоты к синхронизирующим входам блоков 7 и 8 и к входу счетчика14, начинается считывание выборки изблоков памяти с частотой, определяемой частотой следования импульсовна выходе делителя 3. Отсчеты реализации сигналов х и у поступают навходы коррелятора 16, который определяет их ВКФ, Выход коррелятора приэтом отключен от ныхода всего устройства, так как элемент И 24 закрытнизким потенциалом на прямом ныходетриггера 20, Поэтому значения всехординат коррелограммы поступают только н экстремальный анализатор 21 который выдает код максимальной ординаты на вход блока 22 сравнения, Этотблок сравнивает упомянутый код с содержимым регистра 29, Если вновь поступившее от экстремального анализатора 21 число превышает код, хранящийся н регистре 29, то на выходеблока 22 сравнения возникает импульс,который открывает элемент И 25 атакже элемент И 26, благодаря присутствию на одном из входов последнеговысокого потенциала с инверсного выхода триггера 17, При этом в регистр29 записывается новое значение максимальной ординаты, а в регистр 30содержимое счетчика 13, т,е, номерцикла, Таким образом, н нулевом циклепервого этапа блок 22 производитсравнение максимальной ординаты ВКФи нулевого содержимого регистра 29,:На выходе блока 22 появляется им"пульс, открываются элементы И 25и 26 и в регистр 29 записывается зна.чение максимума ВКФ, полученной внулевом цикле, т.е. при одинаковыхчастотах дискретизации сигналов хи у (коэффициент компенсации ЯВИК, = О). В регистр 30 заносится нулевое значение содержимого счетчика 13,В конце нулевого цикла по окончании считывания выборки из блоков7 и 8 памяти происходит переполнениесчетчика 15, триггер 18 возвращается в нулевое состояние. Импульс с его выхода через элемент И 23, открытый логической единицей "1 на иггверсггогг ныходе триггера 17, поступает на счетчик 13 и устанавливает его в состояние1, Код этого состояния через мультиплексоры 12 н 11 поступает на управляющий вход делителя 4 частоты, благодаря чему его коэффициент деления становится меньшим, Импульсы на синхронизирующий вход АЦП 6 поступает чаще, и частота дискретизации сигнала у становится выше часто ты дискретизации сигнала х на величину дГ = о Л.; В очередном первом цикле работы устройства, как и н нулевом, происходит запись отсчетов реализаций х и у в блоки 7 и 8 2 р памяти, Однако теперь интервал дискретизации процесса х меньше, чем в предыдущем цикле. Считьгнание же отсчетов выборки реализаций из блоков 7 и 8 происходит с одинаковой фик сиронанной частотой, задаваемой делителем 3, Поэтому коррелятор 16 в первом цикле опреде:гяет ВКФ между несколько "растянутым сигналом у и сигналом х, После окончания апре деления ВКФ ее максимальная ордггната с выхода экстремального ана:гизатора 21 поступает на нход блока 22 сравнения и, если она превышает максимум предыдущей ВКФ, то заносится в регистр 29, а в регистр 30 записывается соответстнуюший ей номер цикла (в данном случае первыйВ завершение первого цикла на выходе триггера 18 формируется второй от начала работы импульс, который через элемент И 23 прахо;гит на счетчик 13После этого начинаетсявторой цикл, в котором, как и н последующих, работа протекает налогич но: изменяется коэффициент деления частоты импульсон делителя 4, частота дискретизации сигнала у увеличивается до значения ". (1+:а:) (1 номер цикла), коррелятор 16 определя. 5 О ет ВКФ между сигналом х и еще более растянутыми сигналами х экстремальный анализатор 21 выделяет максимальную ордиггату очередной ВКФ, а экстремальный анализатор, состоящий из элемента И 25 и блока 22 спавнения, заносит н регистр 29 максимальную из множества вычисленных за (1+1) циклов ординат ВКФ, а в регистр 30 - соответствующий номер цикла. Устройство работает в описанном режиме г; циклов, причем и выбирается из соогношения (и - 1)г;,мггкмггксгде К - заранее извес гный макси"максмали ьги коэффициент МВИ между входными сигналами,Таким образом, в течение п 1 циклов были получены ВКФ между сигналомх и семейством растянутых" по осивремени относительно сигнала у сигналов у, . При этом исходное масштабнонремегпгае искажение сигнала у относительно х компенсировалось шагамивеличиной Д Т и при некоторомв 4.(,гК, - 1, было скомпенсировано с точностью да Л Т, При этомуровень корреляции между сигналамих и у стал отличаться от истинного/не боггее чем на 3 дБ а максимум 1-ггВКФ превысил максимум всех остальныхВКФ.К моменту поступления на входсчетчика 14 п-го импульса от триггера 17 в регистре 29 хранится наибольгггий из ряда максимумов ВКФ, т,е, максимум ВКФ цикла, в котором МВИ былоскомпенсировано с точностью до Д,Т,а в регистре 30 - номер этого цикла,При этом номер цикла совпадает с кодом, который управляет перестраиваемым делителем 4 в том же цикле,Емкость счетчика 13 равна п По1окончании (и, - 1)-го цикла работыот триггера 17 через элемент И 23поступает импульс, который переполняет счетчик 13, При этом счетчикпереходит в нулевое состояние, а сигнал с его выхода устаггавливает триггер 17 н состояние 1 . Благодаряэтому закрывается э:гемент И 23, ипоследующие импульсы с выхода тригге -ра 18 не изменяют состояния счетчика 13. Кроме того, открывается элемент И 28, а мультиплексор 12 сиг налом с прямого выхода триггера 17 переводится н состояние, подключающеек его выходу вь;ход сумматора-вычиттеля 32, С этого моьгента начинаетсявторой этап работы устройства,Иа этом этапе производится уточнение значения коэффициента, компенсирующего МВИ, с учетом того, чтоистинный коэффициент ВИ мажет отличаться от найденного на первом этапе К = ., не балсе чем на1, Уточнение производится ша2гам ,;г с Д с, для чего требуетсяК "2- таких шагов, Как и1 1на перном этапе, поиск значения коэффициента МВИ производится путем изменения коэффициента деления частоты импульсов делителя 4, При этом частота следов; ия импульсов на его выходе изменяется вокруг значения .1 сК,Г шагами сгГ В 1-м циклепг 2-го этапа ( - - сс / час 22 1 О 50 тота следования импульсон на выходе делителя 4 равна Г (1+)В 1,+ 1 дЕ,). 15 В сумматоре-нычитателе 32 номер 1 цикла второго этапа, соответствующий коду на выходе счетчика 15, складывается со значением ), хранящимся после первого этапа в регистре 30, Что бы обеспечить 1 еньший, чем на первом этапе шаг д К г, нес кода счетчика 15 меньше веса кола, хранимого в регистЛК,ре 30, в г = ; раз, Взнешивак 225 ние кода 1 счетчика 15 производится н сумматоре-нычитателе 32 Емкость счетчика 15 циклон второго этапа рангна2Работа устройства на втором этапе, как и на первом, протекает циклами, В первых и /2 циклах второго эта 1па по окончании каждого цикла импульс с выхода триггера 18 через элемент И 28 поступает на счетчик 15. Код состояния 1 счетчика 15 с соответствующим несом поступает на вход сумматора-вычитателя 32, работающего в режиме сложения, благодаря посту пающему на управляющий вход последнего уровня логической 1 с прямого выхода триггера 19, На другой вход сумматора-нычитателя 32 с выхода регистра 30 поступает кодномера цик ла максимальной ВКФ, найденной на перном этапе. С выхода сумматора-вычитателя 32 код, определяющий коэффициент деления частоты следования импульсон, через мультиплексоры 12 и 11 поступает на управляющий вход делителя 4 частоты Благодаря этому частота дискретизации ЛЦП 6 становится равной ., (1+ Дс,+ /1/Л; ), Коррелятор 16 определяет ВКФ выборки входных реализаций, записанных в блоках 7 и 8 памяти. 3 кстремальный анализатор 21 выделяет максимальную ординату очередной ВКФ, а экстремальный анализатор, состоящий из элемента И 25 и блока 22, заносит в регистр 29 максимальную из множества вычисленных за 1 циклов ординат ВКФ, а н регистр 31 через элемент И 28 - код с выхода сумматора-вычитателя 32,ППо окончании первых -- циклов2 второго этапа счетчик 15 переполняется импульсами от триггера 18, импульс с его выхода поступает на счетный вход триггера 19 и последний переходит в состояние ", Сигнал с его прямого выхода устанавливает арифметический блок 32 в режим вычитания, Благодаря этому на следующихциклах второго этапа частота 2следования импульсов на выходе делителя 4 изменяется в пределах Г (1 +о+ 141- /1/д 1 ) . В остальном работа устройства протекает аналогичногяпервымциклам второго этапа.2По окончании второго этапа в регистр31 хранится код, определяющий коэффициент деления частоты следованияимпульсов, при котором МВИ скомпенс 1 Кгсировано с точностью ф, После2последнего цикла второго этапа счетчик 15 снова переполняется и возвращает триггер 19 н состояние "0", Сигнал с выхода триггера 19 поступаетна вход установки "1" триггера 20 иустанавливает его в состояние "1"Открывается элемент И 24, а мультиплексор 11 переводится в состояние,при котором выход регистра 31 подключается к управляющему входу делителя 4 частоты, Теперь дискретизацияпроцесса у происходит с той частотой,которая необходима для компенсацииего МВИ,Результаты измерения ВКФ постчпают теперь от коррелятора 16 на выходустройства через элемент И 24 и могут использоваться для последующегоанализа до тех пор, пока значениекоэффициента МВИ не изменится. Когдаэто произойдет, следует подать сигнал Запуск , и устройство в течение г., +и г циклов настроится на новоезначение коэффициента МВИ,Устройство может работать и припротивоположном знаке МВИ, но тогдаследует сигналы х и у поменять местами, а также при неизвестном напраэпении МВИ однако в последнем случае режим настройки продолжается (2 п,+ п 2) циклов,Устройство выгодно отличается от известного по быстродействию. Если в предлагаемом устройстве требуется 1 ма кс д 11в+ в= п +п циклов наст 1ройки для компенсации МВИ с шагом 101 смакс Д 1; то в известном -2ДгК макс= и, п 1 циклов для полую к 1 ичения такого же результата. При15= п 2 = 10 предлагаемое устройст" во работает быстрее в 5 разформулаизобретенияУстройство для определения взаим 20 ной корреляционной функции, содержащее генератор тактовых импульсов, выход которого подключен к входам первого и второго делителей частоты и к входу делимого управляемого дели теля частоты, выходы первого делителя частоты и управляемого делителя частоты соединены соответственно с тактовыми входами первого и второго30 аналого-цифровых преобразователей, первый триггер, инверсный выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика импульсов, выход которого подключен к единичному входу первого триггера, нулевой вход которого объединен с входом запуска генератора тактовых импульсов и является такто" вым входом устройства, коррелятор, выход которого соединен с первым вхо" дом второго элемента И и с входом экстремального анализатора, выход которого подключен к первому входу блока сравнения и к первому входу третье" го элемента И, выход которого соединен с информационным входом первого регистра, выход которого подключен к второму входу блока сравнения, выход которого соединен с вторым входом третьего элемента И и с первым входом четвертого элемента И, второй вход которого подключен к выходу первого счетчика, выход четвертого элемента И соединен с информационным входом второго регистра. информационные входы первого и второго аналогоцифровых преобразователей являются соответственно первым и вторым информационными входами устройства, выходвторого элемента И является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродеиствия, в устройство введены первый, второй блоки памяти, первыйвторой, третий, четвертый мультиплексоры, второй, третий счетчики импульсов, второй, третий, четвертый триггеры пятый, шестой элементы И, третий регистр и сумматор-вычитатель при этом выход первого делителя частоты подключен к первой группе информационных входов первого мультиплексора, вторая группа информационных входов которого объединена с первой группой информационных входов второго мультиплексора 4 соединена с выходом второго делителя частоты, вторая группа информационных входов второго мультиплексора подключена к выходам управляемого делителя частоты, вход задания коэффициента делениякоторого соединен с выходом третьего мультиплексора, первая группа информационных входов которого подключена к выходам четвертого мультиплексора, псрвая группа информационных входов которого объединена с первым входом пятого элемента И и подключена к выходу сумматора-вычитателя, управляющие входы первого, второго мультиплексоров объединены с первым входомшестого элемента И и соединены с прямым выходом второго триггера, вход установки н 1 которого подключен к выходу второго счетчика, счетный вход которого объединен с адресным входом первого блока памяти и соединен с выходом мультиплексора, информационный вход которого подключен к выходу первого аналого-цифрового преобразователя, выход первогоблока памяти соединен с первым информационным вХодом, коррелятора, второйинформационный вход которого подключен к выходу второго блока памяти, ин.формационный вход которого соединен с выходом второго аналого-цифровогопреобразователя, адресный вход второго блока памяти подключен к выходувторого мультиплексора, управляющийвход четвертого мультиплексора объе"динен с вторым входом шестого элемента И и соединен с прямым выходом первого триггера, инверсный выход которого подключен к третьему входу четвертого элемента И, выход шестого1406602 12 оставитель Л, Григорьян-Чтенцехред Л.Сердюкова Редактор А.Маковска орректор А.Тяск Тираж 704 ПИ Государственного делам иэобретений и Москва, Ж, Раушс акаэ 319 одписно В омитетаоткрытий 4/5 1130 я роизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектна элемента И соединен со счетным входом третьего счетчика, выход переполнениякоторого подключен к единичному входутретьего триггера, прямой выход которого соединен с управляющим входомсумматора-вычитателя и с единичнымвходом четвертого триггера, выход которого подключен к второму входу второго элемента И и к управляющему вхо Оду третьего мультиплексора, выход блока сравнения соединен с вторым входомпятого элемента И, третий вход которого подключен к инверсному выходучетвертого триггера, нулевой вход ко" 15торого объединен с нулевыми входами второго и третьего триггеров и является тактовым входом устройства,информационный выход третьего счетчика подключен к первому информационному входу сумматора-вычитателявторой информационный вход которого соединен с выходом второго регистра, выход пятого элемента И подключен кинформационному входу третьего регистра, выход которого соединен с второй группой информационных входовтретьего мультиплексора, вторая группа информационных входов четвертогомультиплексора соединена с информационными выходами первого счетчика.