Цифровой измеритель длительности одиночных импульсов

)4 СО ПИСАНИЕ ИЗОБРЕТЕ ТЕПЬСТВ ОРСНОМУ С ЬНОСТ Наум ельство СССР 1 О/04, 1985ьство СССР 1 О/04, 1985 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ(57) Изобретение может быть использовано в измерительных оптико-электронных системах, Цель изобретенияповьппение быстродействия устройства.Цифровой измеритель содержит блок 3синхронизации, генератор 4 счетныхимпульсов, блок 5 задержки с и-отводами, элемент 2 И-ИЛИ-НЕ 6, счетчик 7, и-разрядные регистры 8 и 913189 и шины 1, 2, 13. 1-13 ш и 14. 1-14. 1 с входного сигнала, обнуления, выходные кода грубого и точного отсчетов соответственно. В устройство введены шифраторы 10 и 11, представляющие ;собой электрически программируемые логические матрицы для реализациипреобразования количества выходныхсигналов высокого уровня с выходовблока 5 задержки в параллельные дво"ичные коды, и сумматор 12. 2 табл,3 ил.1Изобретение относится к цифровой измерительной технике и, в частности, предназначено для использования в из-, мерительных оптико-электронных системах.Цель изобретения - повышение быстродействия измерений путем уменьшения времени, затрачиваемого на получение кода точного отсчета,На фиг. 1 приведена структурнаясхема цифрового измерителя длительности одиночных импульсов; на фиг.2 .структурная схема блока синхронизации, на фиг, 3 - временные диаграммы работы измерителя для п=8.Цифровой измеритель длительностиодиночных импульсов содержит шину 1входного сигнала, шину 2 обнуления,блок 3 синхронизации, генератор 4счетных импульсов, блок 5 задержки20с п-отводами, элемент 2 И-ИЛИ-НЕ 6,счетчик 7, первый 8 и второй 9 иразрядные регистры, первый 10 и второй 11 шифраторы, сумматор 12 выходные вины 13-13,ш кода грубого отсчета.(старших разрядов двоичного кода результата измерения), выходные шины14. 1-14.К кода точного отсчета (младших разрядов двоичного кода результата измерения). Блок 3 синхронизации содержит четыре 0-триггера 15-18 с синхронными установочными К- и Я-входами. Блок 3 синхронизации предназначен для привязки входного сигнала к счетным импульсам, что обеспечивает через элемент 2 И-ИЛИ-НЕ 6 управление по счетному входу работой счетчика 7, который в результате этого просчитывает только число целых периодов счетных импульсов, а также для формирования сигналов режима записи в регистры 8 2и 9 информации с отводов блока 5задержки,Причем шина 1 входного сигналаподключена к информационному входублока 3 синхронизации и входу блока5 задержки, выходы которого соединеныс разрядными входами регистров 8 и 9,выходы которых подключены к входамшифраторов 10 и 11 соответственно,выходы которых соединены с первойи второй группами входов соответственно сумматора 12, разрядные выходы сумм которого с 1-го по к-й являются выходными шинами,14.1-14.кода точного отсчета, а выход переноса в (1+1)-й разряд подключенк четвертому входу элемента 2 И-ИЛИНЕ 6, первый и второй входы которого соединены соответственно с первым и вторым выходами блока 3 синхронизации, а третий вход элемента2 И-ИЛИ-НЕ - к выходу генератора 4,тактирующему входу блока 3 синхронизации и входам выбора режима регистров 8 и 9, входы синхронизациикоторых подключены соответственнок третьему и четвертому выходам блока 3 синхронизации, входы установкинуля регистров 8 и 9 - к шине 2 обнуления, входу обнуления счетчика 7и к входу установки исходного состояния блока 3, выход элемента 2 И-ИЛИ-НЕ6 - к счетному входу счетчика 7, выходы которого являются выходными шинами 13.1-13.ш кода грубого отсчета. Блок 5 задержки с и-отводами имеет общее время задержки на период следования счетных импульсов Т и время . задержки между отводами на длительность уточняющего дискрета Г,= То/и, где и - число отводов и, следовательно, число разрядов регистров 8 и 9.131 Таблица 1 Сигналы на входах шифратора 10 азряды выодного кодашифратора х 1 2 3 4 5 6 7 8 9 10 1 1 12 13 14 1 0 1 2 3 0 О 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 31 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 00 0 1 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 О 1 1 1 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 0 0 1 01 г 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 0 0 1 1 1 11 Шифраторы 10 и 11 представляют собой электрически программируемые логические матрицы, которые программируются таким способом, чтобы реализовать преобразование количества выходных сигналов высокого уровня с 8986выходов блока 5 задержки (регистров 8 и 9) в параллельные двоичные коды, Для п=16 табл. 1 и 2 истинности преобразований для первого 10 и второго 5 11 шифраторов выглядят следуюцим образом.1318986 Таблица 2 Разрядывыходногокода внфратора 11 Че налы на входах аиратора 11 Ь 7 8 .9 10 1 2 3 4 Ь 1 1 12 13 14 15 16 0 4 5 О О 0 0 0 0 д 0 0 0 0 0 0 0 0 0 0 030 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 100 0 0 0 0 0 0 0 0 0 0 0 0 О 0 0 0 1 1 0 1, 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 .0 0 0 0,0 0 0 О 0 0 0 0 0 0 0 0 0 0 0 О 0 0 0 1 1 1 1 0 0) 0 0 1 1 1 1 0 1 0 0 0 0 0 1 1 0 0 О 0 0 0 0 0 О О 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 О О 0 О 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 0 0 О, 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 1 1 1 1 11 1 1 1, 0 1 0 1 0 0 0 0 0 0 1 11 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 0 0 1 1 0 0 0 00 11 1 1 1 1 1 1 О 0 0 1 11 11 1 1 1 1 1 1 1 1 0 1 1 0 О 0 1 1. 1 1 1 1 1 1 1 1 11 1 0 1 1 1 0 0 1 1 1 1 1 1 1. 1 1 11 1 1 1 1 1 1 0 111111111111111111111 Устройство работает следующим образом,В исходном состоянии счетчик 7 и 45регистры 8 и 9 обнулены установочнымсигналом нулевого уровня (фиг.За),на шинах 13. 1-13.в и 14, 1-14.1 с - сигналы "Лог. О". Этим же сигналом вблоке 3 синхронизации Р-триггер 15установлен в нулевое состояние(фиг.Зг), 0-триггеры 17 и 18 - в единичное по прямым выходам и, следовательно, в нулевое - по инверсным(фигЗж,з). Нулевое состояние 0-триггера 16 (фиг.Зд) обеспечивается установочным сигналом на К-входе с прямого выхода Р-триггера 15, Генератор 4счетных импульсов вырабатывает непрерывную последовательность импульсов с периодом повторения Т (фиг.Зв), которая поступает на тактирующий вход блока 3 синхронизации, на входы выбора режимов регистров 8 и 9 и на третий вход элемента 2 И-ИЛИ-НЕ 6,При наличии нулевого уровня на шине 1 входного сигнала все триггеры блока 3 синхронизации продолжают находиться в исходном состоянии, в котором сигнал с первого выхода блока 3 синхронизации по первому входу элемента 2 И-ИЛИ-НЕ 6 запрещает прохождение счетных импульсов периода Т на счетный вход счетчика 7. Сигнал логического нуля с третьего и четвертого выходов блока 3 син 13 18986хронизации обеспечивает нахождениерегистров 9 и 10 в состоянии храненияинформации нулевого кода, записанного установочным импульсом (записьнового значения кодов не происходит,так как она возможна только по фронтусигнала на синхровходе регистра).Преобразование кода в шифраторах 10и 11 и сложение в сумматоре 12 недают появления на выходе переноса Осумматора 12 сигнала логической единицы, следовательно, нет прохожденияна счетный вход счетчика 7 импульсовчетвертого входа элемента 2 И-ИЛИ-НЕ 6.При поступлении на шину 1 входногоизмеряемого импульса длительностьюТ (фиг.Зб) последний поступает наинформационный вход блока 3 синхронизации и на вход блока 5 задержкис п-отводами, где преобразуется в исигналов (фиг, 3 и-р). Эти сигналыс задержкой 7 относительно друг друга поступают с выходов блока 5 задержки с п-отводами на разрядные входы регистров 8 и 9,В блоке 3 синхронизации по фронтупервого счетного импульса после поступления измеряемого сигнала 0-триггер 15 устанавливается в состояниелогической единицы (фиг. Зг), снимаяустановочный сигнал с К-входа 0-триггера 16 и устанавливая Э-триггер 18по инверсному выходу в состояниелогической единицы (третий выходблока 3 синхронизации), Сформированный таким образом фронт (фиг.Зж) поступает на синхровход первого регистра 8 и перезаписывает на его выходы сигналы с отводов блока 5 за- .,держки, Шифратор 10 обеспечиваетпреобразование сигналов с отводовблока 5 задержки согласно табл. 1.Поскольку записи двоичного кода врегистр 9 не произошло, в сумматоре12 происходит сложение числа с выхода шифратора 10 с "0", На шинах14. 1-14 Л присутствует двоичный кодуточнения начала импульса.Вторым счетным импульсом в измеряемом интервале Р-триггер 16 устанавливается в состояние логическойединицы (фиг.Зд) и разрешает поступление счетных импульсов через элемент2 И-ИЛИ-НЕ 6 (фиг,Зе) на счетный входсчетчика 7, который, работая по пере-падам "1" - "0", просчитывает числоцелых периодов Тр в измеряемом интервале Т. Это число в двоичном коде йрисутствует на выходе счетчика 7.После окончания сигнала измеряемой длительности Фронтом первогосчетного импульса в блоке 3 синхронизации Р-триггер 15 устанавливаетсяв нулевое состояние (фиг.2 г), сигналом с прямого выхода 0-триггера 15по К-входу в нулевое состояние устанавливается П-триггер 16 (фиг,2 д).В результате запрещается прохождениесчетных импульсов через третий входэлемента 2 И-ИЛИ-НЕ 6 на счетный входсчетчика 7, При установке П-триггера15 в нулевое состояние с его инверсного выхода на синхровход Р-триггера 17 поступает перепад "0"-"1", который формирует на инверсном выходе0-триггера 17 перепад "0"-"1".Этотсигнал с четвертого выхода блока 3синхронизации поступает на синхровход регистра 9 и, поскольку он существует в момент действия сигналаразрешения на входе выбора режимарегистра 9, на выходы регистра 9переписывается сигнал с отводов блока 5 задержки с п-отводами, Комбинация сигналов с выхода регистра 9 преобразуется согласно табл, 2 в шифраторе 11 в двоичный код. В сумматоре 12 происходит сложение этогокода с двоичным кодом, присутствующим на первой группе входов сумматора. Результат сложения снимается свыходов сумматора 12, с разрядныхвыходов сумм которого (шины 14.114.к) непосредственно снимается код уточненияЕсли при сложении кодов слагаемыхс выходов шифраторов 10 и 1 возникает единица переноса в +1)-й разряд, то соответствующий ее появлениюперепад "0"-"1" на выходе переносасумматора 12, проходя через четвертый вход элемента 2 И-ИЛИ-НЕ, вызоветувеличение на единицу в младшем разряде числа на выходе счетчика 7, т.е. увеличение на единицу кода грубогоотсчета,Таким образом, через время Тр с момента среза входного сигнала процесс измерения заканчивается. В счет/чике 7 записана длительность входного импульса в периодах счетных Импульсов Тр, на сумматоре 12 - в уточняющих дискретах 7При уточнении начала сигнала измеряемой длительности дробная частьС уточняющего дискрета отбрасывается .Вследствие этого в реальной ситуацииневозможно наличие сигналов высокого логического уровня на всех и-отводах блока 5 задержки, и, следовательно, такая входная комбинация несодержится в таблице истинности шифратора 10, и число его выходов определяется из выражения 1 оп,При уточнении конца измеряемогоинтервала дробная часть уточняющегодискрета округляется до целой добавлением 2. Следовательно, входнаякомбинация из одних логических единиц в таблице шифратора 11 не исклю 15чается и число его выходов определяется из выражения 1 оя и+1, т.е, наединицу больше числа выходов шифратора 10, Этот старший разряд соединяется с входом переноса в младший разряд сумматора 12. Общая погрешностьизмерения несовпадения начала и конца измеряемого интервала равна2 1Поскольку 0 147 и 0 ((7, то2общая погрешность измерения длительности импульса не превышает уточняющего дискрета С,Формула изобретения30Цифровой измеритель длительности одиночных импульсов, содержащий генератор счетных импульсов, блок задержки с п-отводами, блок синхрони- З 5 зации, элемент 2 И-ИЛИ-НЕ, счетчик, первый и второй и-разрядные регистры, причем выходы, счетчика являются выходными шинами кода грубого отсчета, первый вход элемента 2 И-ИЛИ-НЕ сое- ф динен с первым выходом блока синхронизации, второй вход элемента2 И-ИЛИ-НЕ - с вторым выходом блокасинхронизации, третий вход элемента2 И-ИЛИ"НЕ соединен с входами выборарежима первого и второго и-разрядных регистров, тактирующим входомблока синхронизации и с выходом генератора счетных импульсов, а выходэлемента 2 И-ИЛИ-НЕ подключен к счетному входу счетчика, вход обнулениякоторого соединен с входами установки нуля и-разрядных регистров, сшиной обнуления и со входом установки исходного состояния блока синхронизации, информационный вход которого подключен к шине входного сигнала, а третий и четвертый выходы - ксинхровходам первого и второго иразрядных регистров, соответственно,разрядные входы которых соединены ссоответствующими выходами блока за"держки с п-отводами, о т л и ч а ющ и й с я тем, что, с целью повыше"ния быстродействия измерений, в неговведены первый и второй шифраторыи сумматор, разрядные выходы которого являются выходными шинами кода точного отсчета, а выход переноса соединен с четвертым аходом элемента 2 И-ИЛИ-НЕ, первая и втораягруппы входов сумматора подключенык выходам разрядов первого и второго шифраторов соответственно, входпереноса в младший разряд сумматорасоединен с выходом старшего разрядавторого шифратора, входы первого ивторого шифраторов соединены соответственно с выходами первого и второгои-разрядных регистров, вход блоказадержки с п-отводами соединен сшиной входного сигнала.131898 б Составитель Л. ПлетневТехред М.Ходанич актор ВДанко Корректор Л Пата аказ 2510/41ВНИИ 70комитета СССРоткрытийская наб д 4 Тираж Государственного лам изобретений осква, Ж, Рау дписное по 35 Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная