Устройство для цикловой синхронизации корректирующих кодов

Союз Советских Сониалистическил Республик(61) Дополнительное к авт. свид-ву -51) М.Кл "Н 04 1. 2060066/09 влено 12,09,74 ( присоединением заявк 3) Приорите Государственный комитет Совета Министров СССР Бюллетень М 23писания 18.08.77 УДК 621.394.66ф, Хоми Пензенский завод-ВТУЗ при заводе ВЭМилиал Пензенского политехнического института)(54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИ КОРРЕКТИРУ 1 О 1 ЦИХ КОДОВ Изобретение относится к электросвязи иможет использоваться в устройствах цикловой синхронизации систем передачи двоичнойинформац 1 ии, закодированной блочными корр ешти рующии и (и, А) -кодами,5Известно устройство для цикловой синхронизации корректирующих кодов, содержащеепоследовательно соединенные приемник, накопитель,и блок вычисления проверок, а такжедешифратор, выходы которого подключены 10соответственно к стирающему входу накопителя через элемент НЕ, а к управляющемувходу декодера - через элемент НЕТ и делитель частоты, причем к информационномувходу декодера подключен выход приемника,а ко второму входу элемента НЕТ подключенвыход генератора тактовых импульсов 1 Ц.Однако известное устройство не обладаетдостаточной помехозащищенностью синхронизации при малом времени анализа кодовых 20комбинаций.Цель, изобретения - повышение помехозащищенности синхронизациями без увеличениявремени анализа кодовых комбинаций.Для этого в устройство для цикловой аинхронизации корректирующих кодов, содержащее последовательно соединенные приемник,накопитель и блок вычисления проверок, атакже дешифратор, выходы которого подключены соответственно к стирающему входу на- зо копителя через элемент НЕ, а к управляющему входу декодера - через элемент НЕТ и делитель частоты, причем к,информационному входу декодера подключен выход приемника, а ко второму входу элемента НЕТ подключен выход генератора тактовых импульсов, введены блок сравнения, формирователь синдрома ошибок и регистр сдвига, при этом между выходами блока вычисления проверок и входами дешифратора включен блок сравнения, к другим входам которого подключен дополнительный выход приемника через последовательно соединенные регистр сдвига и формирователь синдрома ошибок, причем вход стирание регистра сдвига соединен с соогветствующим входом накопителя.На чертеже приведена структурная электрическая схема устройства.Устройство для цикловой синхронизации корректирующих кодов содержит последовательно соединенные приемник 1, накопитель 2 и блок вычисления проверок 3, а также дешифратор 4, выходы которого подключены соответственно к стирающему входу накопителя 2 через элемент НЕ б, а к управляющему входу декодера б через элемент НЕТ 7 и делитель частоты 8, причем к информационному входу декодера 6 подключен выход приемника 7, а ко второму входу элемента НЕТ 7 подключен выход генератора 9 тактовыхимпульсов, блок сравнения 10, формирователь 11 синдрома ошибок и регистр сдвига 12, при этом между выходами блока вычисления проверок З.и входами дешифратора 4 включен блок сравнения 10, к другим входам которого подключен дополнительный выход приемника 1 через последовательно соединенные регистр сдвига 12 и формирователь 11 синдрома ошибок, причем вход стлрание регистра сдвига 12 соединен с состветствующим входом накопителя 2.Устройство работает следующим образом. Кодовая последовательность знаков из приемничка 1 задерживается в накопителе 2 и проверяется на закон построения кода в блоке вычисления проверок 3. Результаты проверок сопоставляются в блоке сравнения 10 и анализируются па дешифраторе 4, Одновременно из приемника 1 через согласующий репистр сдвига 12 на формирователь 11 синдрома ошибок поступают единичные сигналы, состветствующие знакам, принятым ненадежно (в нулевой зоне), то есть наиболее вероятные, что были ошибочными. Формирователь 11 образует,пз них дополнительную провероччую последовательность кода, которая соответствует наиболее вероятной структуре ошибочных знаков.Ошибочные знаки, которые приняты ненадежно, обеспечат совпадение результатов проверок, псступающих на соответствующие входы блока сравнения 10. В этом случае дешифратор 4 не выдаст импульса запрета на элемент НЕТ 7, а через элемент НЕ 5 по входу стирание исключит информацию, содержа.цуюся в накопителе 2 и в регистре сдвига 12. В результате этого повышается помехозащищенность синхронизации без увеличения времени анализа кодовых комбинаций,При несовпадении результатов проверки в блоке сравнения 10 дешифратор 4 формирует запрещающий импульс на элемент НЕТ 7, что приводит к исключению одного тактового импульса, поступающего с генератора 9 на делитель частоты 8, то есть сдвигу цикловой 5 фазы декодера 6 корректирующего кода н информации в накопителе 2 на один двоичный знак.Формула изобретения10Устройство для цикловой синхронизациикорректирующих кодов, содержащее последовательно соединенные приемник, накопитель и блок вычисления проверок, а также дешиф ратор, выходы которого подключены соответственно к стирающему входу накспителя через элемзнт НЕ, а к управляющему входу декодера - через эло.лент НЕТ и делитель частоты, причем к информационному входу де кодера подключен выход приемника, а ко второму входу элемента НЕТ подключен выход генератора тактовых импульсов, о т л и ч а ю - щ е е с я тем, что, с целью повышения помехе.защищенности синхронизации без увеличения 25 времени анализа кодовых, комбинаций, введены блок сравнения, формирователь синдрома сшибок и регистр сдвнга, при этом между выходами блока вычисления проверок и входами дешифратора включен блок сравнения, к 30 другим входам которого подключен дополнительный выход приемника через последовательно соединенные регистр сдвига и формирователь синдрома ошибок, причем вход стирание регистра сдвига соединен с соотЗ 5 ветствующим входом накопителя. Источник информации, принятый во внп.мание при экспертизе.1, Квятко С. Л. Схемы групповой синхро низации сообщений, передаваемых цикличеоким кодом. Вопросы радиоэлектроники, 19 бб г., серия Х 1, выпуск 7, с. 53 - бО.